



micro processore

Cristian LUPU



biti

Cristian Lupu

Seria
MICROPROCESOARE

MICROPROCESOARE

2/4/8 BIȚI



EDITURA MILITARA - BUCUREȘTI, 1995

Cuprins

Ordre de Invers	9
1. MICROPROGRAMARE ȘI MICROPROCESOARE BIT-SIJE	11
1.1. Apariția și dezvoltarea metodei microprogramării	11
MICROPROCESOARE	
1.1.3.1. Organizarea memoriei de microprocesor	18
1.1.3.2. Formatai microinstrucțiilor	19
1.1.3.3. Implementarea microinstrucțiilor	24
1.1.4. Avantajele și dezavantajele microprogramării	28
1.2. Microprocesoare bit-sije	29
1.2.1. Generalități	29
1.2.2. Seria Intel 3000	31
1.2.2.1. Controlorul de microprogram Intel 3001	31
1.2.2.2. Microprocesorul Intel 3002	33
1.2.3. Familia Am 2900	34
1.2.3.1. Microprocesorul bit-sije Am 2901	34
1.2.3.2. Microprocesoarele Am 2903/29203	39
1.2.3.3. Controlorul de transport anticipat Am 2902	45
1.2.3.4. Circuitul pentru controlul deplasării și al indicatorilor de condiție Am 2904	46
1.2.3.5. Secvențierea de microprogram Am 2909/2911	52
1.2.3.6. Circuitul de control Am 2911	56
1.2.3.7. Controlorul de microprogram Am 2910	57
1.2.3.8. Controlorul de program Am 2930	66
Bibliografie	71
2. FAMILIA MICROPROCESORULUI Z80	73
2.1. Unitatea centrală pe 8 biți UC-Z80	73
2.1.1. Registrul unității centrale UC-Z80	74
2.1.2. Sistemul de întreruperi	76
2.1.3. Descrierea constituenților externi ale UC-Z80	78
2.1.3.1. Magistrala de adresă	
2.1.3.2. Magistrala de date	
2.1.3.3. Secvențier pentru comanda sistemului	
2.1.3.4. Semnalele pentru comanda UC-Z80	



Cristian Lupu

MICROPROCESOARE 2/4/8 BIȚI



ET - BUCUREȘTI, 1992 ISBN 973-32-0409-9

Cuprins

<i>Cuvânt înainte</i>	9
1. MICROPROGRAMARE ȘI MICROPROCESOARE <i>BIT-SLICE</i>	11
1.1. Apariția și dezvoltarea metodei microprogramării	11
1.1.1. Istoric	11
1.1.2. Definierea unei structuri de control microprogramate	14
1.1.3. Caracteristici ale structurilor de control microprogramate	18
1.1.3.1. Organizarea memoriei de microprograme	18
1.1.3.2. Formatul microinstrucțiunii	20
1.1.3.3. Implementarea microinstrucțiunii	24
1.1.4. Avantajele și dezavantajele microprogramării	26
1.2. Microprocesoare <i>bit-slice</i>	29
1.2.1. Generalități	29
1.2.2. Seria Intel 3000	31
1.2.2.1. Controlorul de microprogram Intel 3001	31
1.2.2.2. Microprocesorul Intel 3002	33
1.2.3. Familia Am 2900	34
1.2.3.1. Microprocesorul <i>bit-slice</i> Am 2901	34
1.2.3.2. Microprocesoarele Am 2903/29203	39
1.2.3.3. Generatorul de transport anticipat Am 2902	45
1.2.3.4. Circuitul pentru controlul deplasării și al indicatorilor de condiție Am 2904	46
1.2.3.5. Secvențiatoarele de microprogram Am 2909/2911	52
1.2.3.6. Circuitul de control Am 29811	56
1.2.3.7. Controlorul de microprogram Am 2910	57
1.2.3.8. Controlorul de program Am 2930	66
<i>Bibliografie</i>	71
2. FAMILIA MICROPROCESORULUI Z80	73
2.1. Unitatea centrală pe 8 biți UC-Z80	73
2.1.1. Registrele unității centrale UC-Z80	74
2.1.2. Sistemul de întreruperi	76
2.1.3. Descrierea conexiunilor externe ale UC-Z80	78
2.1.3.1. Magistrala de adrese	79
2.1.3.2. Magistrala de date	79
2.1.3.3. Semnalele pentru comanda sistemului	79
2.1.3.4. Semnalele pentru comanda UC-Z80	80

2.1.4.	Diagrame de timp	81
2.1.4.1.	Ciclul de extragere a codului-operatie	81
2.1.4.2.	Ciclii de citire și scriere din/în memoria externă	83
2.1.4.3.	Ciclii de intrare și ieșire	84
2.1.4.4.	Ciclul de cerere-achitare de magistrală	85
2.1.4.5.	Ciclul de cerere-achitare a întreruperii mascabile	86
2.1.4.6.	Ciclul de cerere a întreruperii nemascabile	88
2.1.4.7.	Ciclul de ieșire din starea HALT	90
2.1.4.8.	Ciclul de inițializare	91
2.1.5.	Setul de instrucțiuni	92
2.2.	Circuitul pentru comanda intrărilor/ieșirilor paralele PIO-Z80	123
2.2.1.	Structura circuitului PIO-Z80	124
2.2.2.	Descrierea conexiunilor externe	126
2.2.2.1.	Magistrala de date	126
2.2.2.2.	Semnalele de comandă a circuitului	126
2.2.2.3.	Semnalele de comandă a întreruperilor	127
2.2.2.4.	Port-ul A	128
2.2.2.5.	Port-ul B	128
2.2.3.	Diagrame de timp	129
2.2.3.1.	Ciclul de scriere UC	129
2.2.3.2.	Ciclul de citire UC	129
2.2.3.3.	Modul 0 (ieșire-octet)	129
2.2.3.4.	Modul 1 (intrare-octet)	131
2.2.3.5.	Modul 2 (intrare/ieșire-octet)	131
2.2.3.6.	Modul 3 (intrare/ieșire pe bit)	132
2.2.3.7.	Întreruperi	134
2.2.4.	Programarea circuitului PIO-Z80	138
2.2.4.1.	Vectorul de întrerupere	138
2.2.4.2.	Modul de lucru	139
2.2.4.3.	Cuvântul de comandă-întreruperi	139
2.2.4.4.	Inițializarea circuitului	141
2.2.4.5.	Programarea circuitului pentru funcționare în modul 0	141
2.2.4.6.	Programarea circuitului pentru funcționare în modul 1	142
2.2.4.7.	Programarea circuitului pentru funcționarea în modul 2	143
2.2.4.8.	Programarea circuitului pentru funcționare în modul 3	144
2.3.	Circuitul numărător temporizator CTC-Z80	145
2.3.1.	Structura circuitului CTC-Z80	146
2.3.2.	Descrierea conexiunilor externe	147
2.3.2.1.	Magistrala de date	148
2.3.2.2.	Semnalele de comandă UC	148
2.3.2.3.	Semnalele de comandă a întreruperilor	149
2.3.2.4.	Semnalele de I/E pe canale	150
2.3.3.	Diagrame de timp	150
2.3.3.1.	Ciclul de scriere UC	150
2.3.3.2.	Ciclul de citire UC	151
2.3.3.3.	Modul numărător	151
2.3.3.4.	Modul temporizator	151
2.3.4.	Programarea circuitului CTC-Z80	152
2.3.4.1.	Cuvântul de comandă	152

2.3.4.2.	Constanta de timp	154
2.3.4.3.	Vectorul de întrerupere	154
2.3.4.4.	Programarea circuitului pentru funcționarea în modul numărător	155
2.3.4.5.	Programarea circuitului pentru funcționare în modul temporizator	157
2.4.	Circuitul pentru comanda intrărilor/ieșirilor serie SIO-Z80	159
2.4.1.	Structura circuitului SIO-Z80	159
2.4.2.	Descrierea conexiunilor externe	161
2.4.3.	Funcționarea circuitului. Posibilități de lucru	165
2.4.3.1.	Moduri de lucru cu unitatea centrală	165
2.4.3.2.	Moduri de transmisie asincrone	167
2.4.3.3.	Moduri de transmisie sincrone	168
2.4.3.3.1.	Transmisia sincronă de tip BCP	170
2.4.3.3.2.	Recepția sincronă de tip BCP	171
2.4.3.3.3.	Transmisia sincronă de tip BOP (SDLC)	172
2.4.3.3.4.	Recepția sincronă de tip BOP (SDLC)	173
2.4.4.	Programarea circuitului SIO-Z80	174
2.4.4.1.	Registreele de comandă	174
2.4.4.2.	Registreele de stare	182
2.4.4.3.	Un exemplu de programare	185
Bibliografie		186

acizilor componenței, programarea lor și legăturile cu nivelurile superioare hardware și software. Abordarea subiectului va fi făcută atât din punct de vedere hardware, cât și software, în cele mai multe situații văzându-se aspecte concrete, practice. Aspectul general al lucrărilor din această serie va fi înțeles ca procedeele HARDWARE. Ilustrăm, într-un fel, o mai veche părere a proiectanților de calculatoare, cu care de fapt nu mai suntem întru totul de acord, sau, mai dina zis, pe care o interpretăm astăzi astfel: "Inuț e hardware-ul, apoi software-ul". În fond, nu încredem decât în materializarea ideii necesității unei literaturi tehnice care să acopere nivelul de realizare efectivă a unei arhitecturi electronice (de calcul sau de control).

Seria MICROPROCESOARE se adresează mai multor categorii de cititori. O primă categorie este cea a proiectanților de structuri cu microprocesoare destinate încorporării lor în diverse aplicații. Pentru acești cititori lucrările, ghidate așa cum am mai spus pe o linie practică, își propun ca pe măsura aparițiilor să-i orienteze pe proiectanți, implicit sau explicit, în mai multe direcții: ce microprocesor să aleagă pentru a realiza un proiect optim, ce circuite auxiliare li mai trebuie, ce acoperire software este necesară.

O altă grupă de cititori cărora dorim să ne adresăm este cea a utilizatorilor unor echipamente complexe având la bază microprocesoare. Aici pot intra cei care beneficiază sau se ocupă de întreținerea PC-urilor, echipamentelor de automatizare, a altor sisteme de calcul sau control realizate cu microprocesoare. Deși pentru această categorie de cititori microprocesoarele nu mai sunt direct accesibile, ele fiind în general "acoperite" de mai multe straturi software, considerăm că lucrările pe care le vom prezenta pot fi utile în special prin descrierile arhitecturale, așa cum, de exemplu, cărțile despre motoare pot fi

Seria MICROPROCESOARE, care debutează cu această carte, își propune să prezinte cititorilor problematica primului nivel de utilizare a microprocesoarelor, nivel ce se constituie din descrierea circuitelor, inclusiv a celor auxiliare, a familiilor de microprocesoare, amănunte legate de asamblarea acestor componente, programarea lor și legăturile cu nivelurile superioare hardware și software. Abordarea subiectului va fi făcută atât din punct de vedere hardware, cât și software, în cele mai multe situații vizându-se aspecte concrete, practice. Aspectul general al lucrărilor din această serie va fi însă cu precădere HARDWARE. Ilustrăm, într-un fel, o mai veche părere a proiectanților de calculatoare, cu care de fapt nu mai suntem întru totul de acord, sau, mai bine zis, pe care o interpretăm altfel astăzi: "întâi e hardware-ul, apoi software-ul". În fond, nu încercăm decât să materializăm ideea necesității unei literaturi tehnice care să acopere nivelul de realizare efectivă a unei arhitecturi electronice (de calcul sau de control).

Seria MICROPROCESOARE se adresează mai multor categorii de cititori. O primă categorie este cea a proiectanților de structuri cu microprocesoare destinate încorporării lor în diverse aplicații. Pentru acești cititori lucrările, ghidate așa cum am mai spus pe o linie practică, își propun ca pe măsura aparițiilor să-i orienteze pe proiectanți, implicit sau explicit, în mai multe direcții: ce microprocesor să aleagă pentru a realiza un proiect optim, ce circuite auxiliare îi mai trebuie, ce acoperire software este necesară.

O altă grupă de cititori cărora dorim să ne adresăm este cea a utilizatorilor unor echipamente complexe având la bază microprocesoare. Aici pot intra cei care beneficiază sau se ocupă de întreținerea PC-urilor, echipamentelor de automatizare, a altor sisteme de calcul sau control realizate cu microprocesoare. Deși pentru această categorie de cititori microprocesoarele nu mai sunt direct accesibile, ele fiind în general "acoperite" de mai multe straturi software, considerăm că lucrările pe care le vom prezenta pot fi utile în special prin descrierile arhitecturale, așa cum, de exemplu, cărțile despre motoare pot fi

utile conducătorilor de autovehicule. Mai ales în cazurile de funcționare greșită sau de defectare. Pe de altă parte, descrierile arhitecturale — seturi de instrucțiuni, moduri de adresare, registre generale, întreruperi, dar și datele referitoare la performanțele electronice — viteze, tehnici de asamblare, oferă acestei categorii posibilități de apreciere comparativă a "puterii" mașinilor pe care le utilizează și/sau a impactului pe care microprocesorul îl are asupra caracteristicilor mașinii. Din acest punct de vedere microprocesorul reprezintă unul din criteriile principale de apreciere a echipamentului care îl încorporează.

În sfârșit, o a treia categorie de cititori cărora ne adresăm este a celor interesați în evoluția microprocesoarelor. Încercând să acoperim o gamă cât mai largă, de la microprocesoare bit-slice pe 2/4 biți la microprocesoare single-chip pe 8/16/32/64 biți, sau de la microcalculatoare single-chip la transputer-e și alte structuri RISC, sperăm să realizăm o imagine clară a dezvoltării acestei laturi a tehnicii de calcul sau, mai general, de procesare a informației, prin prezentarea multitudinii aspectelor legate de perfecționările tehnologice, arhitecturale și de programare care caracterizează apariția fiecărei clase sau generații de microprocesoare.

În sensul celor spuse mai sus credem că era firesc să începem seria anunțată reluând prezentarea celor mai cunoscute și utilizate microprocesoare pe 2/4/8 biți și anume microprocesoarele bit-slice Intel 3000 și Am 2900 și microprocesorul single-chip Z80. Deși aceste microprocesoare nu mai reprezintă dispozitive de mare performanță, ele sunt încă utilizate, constituind în plus, după părerea noastră, o bună introducere în problematică, având și rolul de a familiariza cititorii cu structura și funcțiile unui microprocesor.

Lucrarea imediat următoare va fi o prezentare profesională a unei răspândite utilizări a microprocesorului Z80, microcalculatorul Sinclair ZX Spectrum. Seria va continua cu titluri ce vor acoperi evoluții tehnologice — de exemplu cea care a permis creșterea mărimii cuvântului la 16/32/64 de biți — sau se vor referi la evoluții arhitecturale, cum sunt cele datorate filozofiei RISC, o a treia lucrare pregătită deja pentru apariție ocupându-se de primul microprocesor pe 16 biți larg folosit, Intel 8086.

Apreciind încă o dată Editura Militară pentru modul colegial, prietenesc chiar, dar și, cum se spune astăzi, de adevărat parteneriat, cu care abordează întreaga activitate de elaborare a cărților, ne manifestăm speranța că seria pe care o lansăm acum va fi utilă celor ce doresc să-și însușească cunoștințe despre utilizarea și evoluția atât de dinamică și interesantă a microprocesoarelor.

Cristian Lupu

MICROPROGRAMARE ȘI MICROPROCESOARE BIT-SLICE

1.1. APARIȚIA ȘI DEZVOLTAREA METODEI MICROPROGRAMĂRII

1.1.1. ISTORIC

Conceptul de microprogramare, ca metodă de proiectare a structurilor de control numerice, este prezentat pentru prima dată în iulie 1951 de profesorul Maurice Wilkes de la Universitatea din Cambridge, la o conferință de calculatoare ținută la Universitatea din Manchester. În comunicarea sa [1], Wilkes enunța ideile principale care stau la baza microprogramării și propunea primul model (fig. 1.1) al unei structuri de control microprogramate:

"... să considerăm controlul propriu-zis, adică partea mașinii care generează impulsurile necesare validării porților asociate registrelor aritmetice




Fig. 1.1. Modelul structurii de control microprogramate propus de Maurice Wilkes

sau de control. Proiectantul acestei părți din mașină acționează de obicei într-o manieră ad-hoc, proiectând scheme-bloc până când ajunge la un aranjament care îi satisface cerințele tehnice și pare a fi acceptabil din punct de vedere economic. Aș dori să sugerez o cale prin care controlul poate fi proiectat mai *sistematic* (s.n.) și de aceea mai puțin complicat.

Orice operație apelată de un ordin care corespunde codului de ordin (instrucțiunii, n.n.) al mașinii presupune o *secvență de pași* (s.n.) ce poate cuprinde transferuri între memorie și registrele de *control* sau aritmetice și transferuri între registre. Fiecare din acești pași este realizat prin pulsarea unor anumite semnale asociate cu registrele de control sau aritmetice.

Voi numi acești pași *microoperații*. O operație-mașină propriu-zisă (instrucțiune, n.n.) este deci compusă dintr-o secvență sau un *microprogram* de microoperații.

Figura 4 (aici fig. 1.1, n.n.) reprezintă o schemă cu ajutorul căreia se obțin microoperațiile. Impulsul care generează o microoperație-intră în arborele de decodificare și este condus la una din ieșiri în funcție de conținutul registrului R. El trece prin matricea A și generează impulsuri la unele din ieșirile matricei în funcție de aranjamentul impedențelor de cuplaj. Aceste impulsuri validează porțile asociate registrelor de control sau aritmetice și deci realizează o microoperație. Impulsul generat în arborele de decodificare trece de asemenea și prin matricea B generând impulsuri la unele din ieșirile acestei matrice. Aceste impulsuri sunt conduse printr-o scurtă linie de întârziere la registrul R schimbând conținutul acestuia. Ca rezultat, următorul impuls care intră în arbore va fi condus la altă ieșiri și în consecință va realiza o altă microoperație. Se vede deci că fiecare rând din matricea A corespunde unei microoperații din secvența necesară (din microprogram, n.n.) realizării unei operații-mașină".

După cum se vede, Wilkes a observat că instrucțiunile-mașină pot fi realizate ca secvențe de mai multe operații elementare care să specifice transferul de informație între diferitele elemente ale unei unități centrale. Cu ajutorul unor porți de control proiectantul mașinii poate comanda circulația informației între aceste elemente. Aceasta înseamnă că fiecare poartă trebuie să fie validată printr-o linie de comandă a cărei stare, 0 sau 1, poate fi memorată într-o matrice de tip *read-only* nedistructivă. În primul model al lui Wilkes a fost folosită o matrice cu ferite cablată permanent ca un set de porți SAU care activa un subset de linii de control reprezentând ieșirea propriu-zisă a matricei. Schema originală propusă de Wilkes (fig 1.1) consta din matricea de control A, matricea de secvențiere B, un arbore de decodificare și logica de decizie.

Decodificatorul acceptă ieșirea registrului R ca intrare, decodificând n biți (mărimea registrului de adresă R). În acest fel va fi validată o singură linie din cele 2^n linii de ieșire ale matricei de decodificare.

Matricea de control A constă dintr-un set de linii orizontale (cele 2^n ieșiri ale decodificatorului) și un alt set de linii verticale (liniile de control). Punctele negre reprezintă impedențe de cuplare între cele două seturi. Rezultă că orice semnal electric care se propagă de-a lungul unei linii orizontale va fi conectat

la linia verticală, dacă există o impedanță de cuplare. Porțile de control din sistem sunt astfel validate prin conectarea fiecăreia la una dintre liniile verticale din matricea A.

O linie orizontală poate fi concepută acum ca o *microinstrucțiune*. Când este selectată, ea va activa un set predeterminat de linii de control.

Impulsul care iese din decodificator trece, de asemenea, și prin matricea de secvențiere B. Liniile de ieșire ale acestei matrice poziționează un set de elemente de memorare care formează registrul de adresă R. Linia de întârziere are rolul de a asigura prelungirea perioadei în care informația de control este stabilă, după schimbarea conținutului registrului de adresă R.

O *microinstrucțiune* va fi deci selectată corespunzător adresei din registrul de adresă R. *Microinstrucțiunea* va genera impulsuri de validare corespunzând codului de control stocat în acel cuvânt și va selecta adresa *microinstrucțiunii* ce va controla starea mașinii în ciclul următor.

Logica de decizie și salt, necesară oricărei structuri de control, este asigurată de un bistabil de condiție, a cărui ieșire depinde de realizarea unui anumit test din sistem. În funcție de rezultatul testului (reusit sau nereusit) bistabilul de condiție selectează una din cele două căi alternative în microprogram. În figura 1.2 se dă schema logică utilizată pentru execuția deciziei de secvențiere și selectarea adresei *microinstrucțiunii* următoare.

Modelul propus de Wilkes folosea deci două matrice: una pentru specificarea *microoperațiilor* executate într-un ciclu, cealaltă pentru determinarea adresei *microinstrucțiunii* următoare. Cu ajutorul conceptelor de *microoperație*, *microinstrucțiune* și *microprogram* Wilkes definea în esență metoda: *microprogramarea* înseamnă controlul unei structuri numerice prin intermediul unor cuvinte "citite" secvențial, pas cu pas, dintr-o memorie. Prin citirea succesivă a acestor cuvinte, *microinstrucțiunile*, se generează semnalele de control, *microoperațiile*, necesare funcționării corecte a structurii respective. Proiectarea unei structuri *microprogramate* este astfel mult mai sistematică și mai flexibilă decât cea a unei structuri convenționale realizate prin logică cablată.

După primele investigații făcute de Wilkes, *microprogramarea* a primit o oarecare atenție în deceniul 1950-1960 dar, de fapt, ea a fost ținută pe planul al doilea, nefiind încă utilizată comercial. De abia după lansarea în 1965 de către IBM a seriei de calculatoare System/360, *microprogramarea*, care servise ca metodă de implementare a majorității modelelor acestei serii, va ieși din anonim, răspândindu-se din ce în ce mai mult. Evoluția corespunde de fapt




Fig. 1.2. Schema logică utilizată de Maurice Wilkes pentru execuția deciziei de secvențiere și selectarea adresei următoare

dezvoltării tehnologice, afirmarea cu întârziere a microprogramării datorându-se în principal prețului prohibitiv al memoriei de control (matricele A și B din modelul Wilkes). Până la mijlocul anilor 1960 avantajele simplității și flexibilității oferite de microprogramare au fost cu mult contracarate de dezavantajul mare al timpului de acces la memoria de microinstrucțiuni.

Primele dezvoltări ale tehnologiilor de fabricare a memoriei de control care au influențat microprogramarea au fost cele ale memoriilor liniare rezistive, capacitive sau inductive. Au urmat dispozitivele neliniare cu diode, ferite, cu film magnetic. De asemenea s-au realizat dispozitive de memorare optice, cu fibre optice, memorii holografice [4].

Microprogramarea a primit un nou impuls odată cu apariția memoriilor semiconductoare rapide și ieftine și îndeosebi după fabricarea primelor memorii fixe integrate (Fairchild Corporation anunța prima memorie fixă, realizată în tehnologie MOS, în 1967). La începutul deceniului 1970-1980 microprogramarea a fost utilizată și în domeniul minicalculetoarelor, răspândindu-se astfel foarte mult, pe o bază cu adevărat comercială.


O nouă direcție în dezvoltarea microprogramării este marcată de realizarea circuitelor integrate pe scară largă. Este vorba de apariția memoriilor fixe LSI și mai ales a microprocesoarelor de tip *bit slice* microprogramabile (în 1973 firma National Semiconductor lansează un circuit de 4 biți, General Purpose Controller/Processor, care putea fi folosit ca element constructiv pentru lungimi de cuvânt de până la 32 de biți, iar firma Rockwell fabrică tot atunci un procesor paralel pe 4 biți, de asemenea microprogramabil, cu un set de 50 de instrucțiuni și un ciclu de $5\mu s$). Aceste progrese tehnologice au avut o influență deosebită asupra microprogramării, care a devenit o metodă uzuală de proiectare a structurilor de control numerice, ieșind din sfera exclusivă a proiectanților de calculatoare și găsimu-și aplicații în cele mai diverse domenii.

1.1.2. DEFINIREA UNEI STRUCTURI DE CONTROL MICROPROGRAMATE

Deși microprogramarea a fost propusă ca o metodă de implementare a instrucțiunilor de limbaj-mașină, deci ca o metodă de proiectare a unității de control dintr-un calculator, conceptul de microprogramare a evoluat căpătând un sens mai general. Pentru a ilustra această evoluție, vom da ca exemplu o structură de control microprogramată realizată cu un secvențiator de adresă de tip Am 2909 (fig. 1.3 și 1.4).

În principiu, așa cum s-a văzut și în § 1.1, o *mașină microprogramată* este o mașină în care o secvență coerentă de microinstrucțiuni, deci un microprogram, este folosită pentru execuția operațiilor mari, macrooperațiilor, care definesc funcționarea mașinii. Dacă mașina este o unitate centrală a unui calculator, fiecare secvență de microinstrucțiuni va fi deci folosită pentru executarea unei (macro)instrucțiuni. Zona de memorare a acestor secvențe de

Fig. 1.3.
O mașină
microprogramată



microinstrucțiuni sau a microprogramei este de obicei numită *memorie de microprograme* sau *memorie de control*.

O mașină numerică se poate împărți în două părți care grupează căile de circulație a datelor, respectiv căile de control. Una din tehnicile de implementare a structurii căilor de control este și microprogramarea. În figura 1.3 se prezintă componența în mare a structurii microprogramate a căilor de control și relațiile globale cu restul mașinii numerice microprogramate. După cum se vede, structura de control microprogramată este alcătuită din două elemente principale: secvențiatorul de microprograme care generează adresa de microinstrucțiune și memoria de microprograme.

Structura de control microprogramată va avea două funcții principale: funcția de control propriu-zis și funcția de secvențiere. Conform acestora, microinstrucțiunea, elementul de control efectiv, are două părți care definesc de fapt *controlul prin microprogram*. Acestea se referă la:

- definirea și controlul tuturor *microoperațiilor* care trebuie realizate în mașină;
- definirea și controlul *adresei microinstrucțiunii următoare*.

Definirea diferitelor microoperații care trebuie executate în mașină cuprinde de obicei selecția operanzilor unității aritmetice-logice (UAL), funcția UAL, destinația UAL, controlul transportului, controlul deplasării, controlul întreruperilor, controlul I/E, în general, controlul tuturor resurselor hardware ale mașinii.

Definirea adresei microinstrucțiunii următoare se referă la identificarea sursei pentru adresa următoare, la controlul condițiilor de test, uneori la generarea directă a valorii adresei.

Structura de control microprogramată poate fi, ca aceea din figura 1.4, alcătuită dintr-o memorie de microprograme, un registru de microinstrucțiune, un secvențiator de adresă de microprogram, o memorie de tip PROM pentru controlul acestui secvențiator, un multiplexor de condiții și o altă memorie PROM de *mapare* pentru generarea adreselor de început ale secvențelor corespunzătoare macrooperațiilor pe care trebuie să le execute mașina. Memoria de microprograme conține secvențe de microinstrucțiuni, compuse la rândul lor




Fig. 1.4.
O structură de control microprogramată realizată cu un secvențiator 2909

din microoperații reprezentând operațiile primitive ce trebuie să le realizeze hardware-ul mașinii. Memoria de microprograme corespunde în acest fel matricelor A și B din modelul propus de Wilkes.

Structura din figura 1.4 funcționează în felul următor:

- microinstrucțiunea adresată de secvențiatorul 2909 este citită din memoria de microprograme în registrul de microinstrucțiune RMI;
- microoperațiile care intră în alcătuirea microinstrucțiunii aflate în RMI sunt decodificate și utilizate ca informație de control;
- informația de control obținută astfel stimulează resursele hardware corespunzătoare, efectuând operațiile primitive din mașină, microoperațiile;
- secvențiatorul 2909 utilizează informația de stare rezultată prin decodificare în PROM-ul de control, împreună cu una din intrările în multiplexorul de adresă, pentru a genera adresa microinstrucțiunii următoare.

Prin repetarea acestui proces se va executa secvența de microinstrucțiuni, deci microprogramul, care controlează funcționarea mașinii.

Structura de control microprogramată prezentată în figura 1.4 este o structură sincronă de tip *pipeline*. O asemenea structură suprapune execuția

microinstrucțiunii curente cu extragerea din memoria de microprograme a microinstrucțiunii următoare. Elementul cheie al unei astfel de structuri este registrul *pipeline* (notat RMI în figura 1.4) plasat la ieșirea memoriei de microprograme. Această tehnică, utilizată pentru îmbunătățirea performanțelor de timp ale unei structuri de control microprogramate, va fi detaliată în § 1.1.3.

Secvențiatorul 2909, așa cum se vede în figura 1.4, este alcătuit dintr-un multiplexor de adresă MA cu 4 intrări, un registru AR, stiva pentru bucle și subrutine F, registrul-adresă-program PC și incrementorul de adresă IA. Se observă că adresa următoare poate fi selectată cu ajutorul multiplexorului MA care are următoarele intrări: intrarea directă D, registrul AR, registrul program PC și stiva F. Structura și funcționarea secvențiatorului 2909 vor fi descrise amănunțit în § 1.2.3. Totuși, pentru înțelegerea complexității funcției de secvențiere a unei structuri microprogramate vom menționa că, dacă pentru controlul adresei următoare se folosește un câmp de 3 biți, cu ajutorul acestuia pot fi implementate următoarele microoperații:

CONTINUARE	adresa următoare este adresa precedentă incrementată cu 1;
SALT	adresa următoare este adresa din registrul AR;
SALT PE CONDIȚIE	adresa următoare este adresa din registrul AR, atunci când condiția selectată este adevărată; în caz contrar, secvența continuă;
SALVARE PC	adresa din PC este introdusă în stivă;
SALT LA SUBRUTINĂ	adresa următoare este adresa din registrul AR, adresa curentă este memorată în stivă;
ADRESĂ DE START	adresa următoare este adresa generată de PROM-ul pentru adrese de secvențe (fig. 1.4);
REVENIRE	adresa următoare este adresa memorată ultima oară în stivă;
TEST SFÂRȘIT BUCLĂ	adresa următoare este adresa memorată ultima oară în stivă când condiția selectată este adevărată; în caz contrar, secvența continuă.

Folosind aceste microoperații de secvențiere, se pot scrie ușor microprograme destul de complicate necesare controlului unor diverse mașini numerice.

Structura microprogramată descrisă mai sus, poate fi privită și ca o *cutie neagră* ale cărei intrări sunt macrooperațiile și condițiile de test, iar ieșirile - câmpurile de control din microinstrucțiune. Funcțiile realizate, cea de control propriu-zisă și cea de secvențiere, sunt definite prin microprogramul stocat în memoria de microprograme. O astfel de structură, pe care o vom numi mai departe *structură de control microprogramată*, SCM, poate fi utilizată pentru implementarea funcției de control din orice mașină numerică, bineînțeles cu particularitățile, avantajele și dezavantajele ce vor fi discutate în capitolele următoare.

Evoluând astfel spre generalitate, o *structură de control microprogramată* poate fi definită ca un automat finit destinat implementării funcției de control din sisteme care prelucrează informația, folosind tehnica microprogramării. O asemenea structură, al cărei prim model a fost propus de Maurice Wilkes, se caracterizează în general prin:

- organizarea memoriei de control;
- formatul microinstrucțiunii;
- implementarea microinstrucțiunii.

În continuare se vor prezenta pe larg aceste caracteristici ale SCM.

1.1.3. CARACTERISTICI ALE STRUCTURILOR DE CONTROL MICROPROGRAMATE

1.1.3.1. Organizarea memoriei de microprograme

S-a definit mai sus că memoria de microprograme sau memoria de control este o unitate de memorie de mare viteză în care se găsesc microprogramele în execuție. Această memorie este de două feluri: de tip ROS, *Read Only Storage*, sau ROM, *Read Only Memory*, și de tip WCS, *Writable Control Store*. Memoria ROS este fixă pentru o structură dată și nu poate fi modificată sub controlul microprogramului. Schimbarea conținutului memoriei ROS este deci echivalentă, sub aspect funcțional, cu schimbarea structurii. În cazul memoriei WCS, conținutul ei poate fi modificat sub controlul microprogramului. Astfel, cu ajutorul unei memorii WCS, o SCM poate fi modificată funcțional într-un mod dinamic.


Memoria de microprograme a unei SCM, indiferent de caracterul ei ROS și/sau WCS, poate fi organizată logic în mai multe moduri (figura 1.5).

1. Cea mai simplă și mai obișnuită structură de memorie de microprograme este cea în care fiecărui cuvânt de memorie îi corespunde o singură microinstrucțiune (fig. 1.5a). Citirea unei microinstrucțiuni presupune un singur acces la memoria de control.

2. O altă structură de memorie de microprograme este aceea în care fiecare cuvânt de memorie conține două sau mai multe microinstrucțiuni (figura 1.5b). Avantajul acestei scheme este că în registrul de microinstrucțiune se citesc simultan două sau mai multe microinstrucțiuni, micșorându-se în acest fel numărul de referințe la memoria de microprograme, ceea ce conduce în final la mărirea vitezei de lucru a SCM.

3. Într-o altă structură, memoria de microprograme este împărțită în blocuri (figura 1.5c). Pentru acest tip de memorie există două feluri de adrese de microinstrucțiune: adrese de microinstrucțiune din același bloc cu microinstrucțiunea curentă și adresele altor blocuri. Ca un rezultat al acestei organizări adresele microinstrucțiunilor din același bloc sunt mai scurte decât cele corespunzătoare unei structuri fără blocuri. Împărțirea memoriei de microprograme pe blocuri se poate face ținând cont atât de structura microprogramului,

Fig. 1.5. Organizări ale memoriei de microprograme: cu o microinstrucțiune pe cuvânt (a), cu două microinstrucțiuni pe cuvânt (b), structurată pe blocuri (c), divizată (d), structurată pe două niveluri – nanoprogramare (e)



cât și de circuitele de memorie disponibile. O organizare de acest fel conduce în general la micșorarea microinstrucțiunii.

4. Memoria de microprograme divizată (figura 1.5d) este alcătuită din două unități de memorie distincte, cu dimensiuni de cuvânt diferite. Unitatea de memorie cu dimensiune de cuvânt mai mică va conține microinstrucțiuni mai simple (de exemplu, transferuri de informație între registre, transferuri de informație între microinstrucțiune și registre sau/și inițierea execuției unei microinstrucțiuni rezidente în cealaltă unitate de memorie). A doua unitate de memorie conține microinstrucțiuni mai lungi, care pot controla simultan mai multe resurse hardware ale mașinii. Această structură de memorie de microprograme divizată poate să conducă la micșorarea volumului de memorie față de o organizare standard, atunci când pot fi executate frecvent microinstrucțiuni scurte sau/și mai multe microinstrucțiuni scurte se referă la aceeași microinstrucțiune lungă.

5. Memoria de microprograme poate fi structurată pe două niveluri (figura 1.5e), astfel încât microinstrucțiunile din unitatea de memorie de nivel mai scăzut, numite *nanoinstrucțiuni*, să interpreteze microinstrucțiunile din unitatea de memorie de nivel superior la fel cum, de exemplu, microinstrucțiunile interpretează instrucțiunile de limbaj-mașină într-o unitate centrală microprogramată. Această tehnică a *nanoprogramării* este deci echivalentă conceptual cu microprogramarea, structura pe două niveluri oferind o flexibilitate în proiectarea microinstrucțiunilor de la nivelul superior analogă cu proiectarea instrucțiunilor de limbaj-mașină.

Toate aceste organizări ale memoriei de microprograme au fost utilizate în minicalculatoare [2] cu scopul de a micșora volumul ocupat de microprogramele de control sau/și de a mări viteza lor de execuție. Trebuie spus, totuși, că, în general, structurile de control microprogramate construite cu microprocesoare

bit-slice folosesc organizarea cea mai simplă: o microinstrucțiune pe cuvânt (figura 1.5a). Memoria de microprograme va fi deci o memorie de N cuvinte a câte M biți cu locații definite în general continuu de la 0 la $N-1$.

1.1.3.2. Formatul microinstrucțiunii


Împărțirea cuvântului de microprogram în diferite zone de control numite *câmpuri* definește *formatul* microinstrucțiunii.

Pentru caracterizarea formatului microinstrucțiunii se pot utiliza mai mulți parametri: caracteristica de verticalitate-orizantalitate, modul de control, gradul de codificare.

Deosebit de important în proiectarea microinstrucțiunii este numărul de resurse hardware ale mașinii a cărei funcție de control se dorește să fie implementată printr-o SCM. În acest sens microinstrucțiunile se clasifică de obicei ca *verticale* sau *orizontale*, deși acești termeni se referă la extremitățile unei game largi de structuri. Microinstrucțiunile verticale efectuează operații simple, singulare, de tipul încărcare, adunare, memorare, salt etc. Acest tip de microinstrucțiune se aseamănă în principiu cu instrucțiunile de limbaj mașină care conțin un cod-operație și unul sau mai mulți operanzi (microprogramarea verticală se mai numește și *microprogramare soft* [3]). Lungimea microinstrucțiunilor verticale variază, de obicei, între 12-24 biți. Microinstrucțiunile orizontale controlează foarte multe resurse hardware care funcționează în paralel. O singură microinstrucțiune orizontală ar putea să controleze funcționarea simultană și independentă a uneia sau a mai multor UAL, accesul la memoria principală, generarea condiționată a adresei următoare, diverse registre de lucru, bistabili de stare etc. Menționăm că, deși microprogramarea orizontală, numită uneori *microprogramare hard* [3], are avantajul potențial al utilizării eficiente a hardware-ului, scrierea și punerea la punct a microprogramelor orizontale, optime din punctul de vedere al utilizării resurselor (inclusiv memoria de microprograme), este o problemă destul de dificilă. Microinstrucțiunile orizontale au o lungime tipică de 64 biți. Așadar, vom considera caracteristica de verticalitate-orizantalitate a unei microinstrucțiuni ca fiind impusă de numărul de resurse hardware din mașină controlate *simultan* de microinstrucțiunea respectivă.

Arhitectura unei mașini nu determină în mod necesar și complet proiectarea microinstrucțiunii ca verticală sau orizontală: o aceeași arhitectură poate fi controlată cu un microprogram lung, lent, scris cu microinstrucțiuni verticale sau cu un microprogram scurt, rapid, scris cu microinstrucțiuni orizontale. În figura 1.6a și b se dau două formate de microinstrucțiune, vertical respectiv orizontal, pentru controlul unui canal selector microprogramat [15]. Repertoriul de microinstrucțiuni verticale cuprinde patru tipuri de operații codificate într-un câmp de doi biți. Aceste tipuri de operații mari corespund controlului prin microprogram al uneia din principalele resurse hardware ale mașinii, în acest caz blocurile de logică cu UC, UM, DP și structura de control

Fig. 1.6. Microinstrucțiuni verticale și orizontale



SCM. Microoperațiile, specifice tipului de operație, pot fi codificate corespunzător în restul de biți ai microinstrucțiunii. Microinstrucțiunea orizontală propusă este împărțită în câmpuri separate pentru controlul *simultan* al principalelor resurse hardware ale mașinii.

Dezvoltarea continuă în domeniul tehnologiei circuitelor a oferit proiectantului de structuri de control microprogramate blocuri constructive din ce în ce mai complexe. Această situație a făcut ca puterea unei microoperații să fie într-o permanentă creștere, astfel încât ceea ce la început putea fi considerat ca format din mai multe microoperații distincte să poată fi ulterior înglobat într-o singură microoperație. Din acest motiv linia de despărțire între microinstrucțiuni verticale și orizontale nu a putut fi bine definită. Nu lipsit complet de umor, termenul microinstrucțiunii *diagonale* salvează această situație. Astfel de microinstrucțiuni combină cele mai bune caracteristici ale microinstrucțiunilor verticale și orizontale: sunt ușor de înțeles, generat și implementat, ca și microinstrucțiunile verticale, având în același timp o capacitate crescută de control simultan al resurselor hardware ale mașinii.

Microinstrucțiunile descrise până acum au ilustrat *controlul imediat*: microoperațiile sunt convertite în semnale de control care acționează direct și imediat resursele mașinii. O altă tehnică de microprogramare, numită *control rezidual*, folosește unele registre preîncărcate pentru controlul resurselor hardware. Într-o schemă cu control rezidual microoperațiile nu mai controlează direct resursele. Acest rol va fi îndeplinit de registrele de control încărcate anterior. Valoarea unui asemenea registru preîncărcat, controlul rezidual, poate reprezenta microoperația pe care trebuie să o realizeze o anumită unitate funcțională, de exemplu adresa unui registru sau a unui cuvânt de memorie. Microinstrucțiunile pot să înlocuiască sau să modifice valoarea unuia sau mai multor registre de control, așa ca în figura 1.7. Această tehnică a controlului rezidual asigură o economie de memorie de microprograme, atunci când unele unități funcționale realizează repetat aceeași operație. Registrele de control pot fi manevrate cu ajutorul unor microinstrucțiuni de tip vertical, asigurându-se în




Fig. 1.7. Control rezidual

același timp controlul simultan al mai multor resurse hardware, ca și prin microinstrucțiunile orizontale.

Lungimea unei microinstrucțiuni depinde și de *gradul de codificare*, confundat uneori cu caracteristica de verticalitate-orizantalitate. Microinstrucțiunea cea mai simplă nu este codificată deloc, astfel încât fiecare bit controlează o singură resursă sau microoperație (figura 1.8a). Codificarea pe un singur nivel, sau directă, presupune ca biții care controlează resurse mutual exclusive, cum ar fi UAL și registrele de lucru dintr-o memorie locală, să fie combinați în câmpuri diferite (figura 1.8b). În codificarea pe două niveluri, sau indirectă, semnificația unui câmp depinde de valoarea altui câmp de control din microinstrucțiune (figura 1.8c). Acest tip de codificare este cunoscut și sub numele de "bit steering". După cum se vede, câmpul C este decodificat, o parte din liniile de control mergând la decodificarea câmpului A, o parte la decodificarea câmpului B. În acest fel se poate mări puterea de control a unor câmpuri din microinstrucțiune. O altă variantă a acestei tehnici este prezentată în figura 1.8d. Aici același câmp controlează două resurse hardware cu funcționare separată în timp. "Dirijarea" (steering) câmpului se face cu ajutorul unui bit de control. Într-un alt tip de codificare pe două niveluri, numită comutare de format, "format shifting", formatul microinstrucțiunii depinde de starea mașinii (de exemplu, pentru o unitate centrală, efectuarea unei operații de I/E sau prelucrarea unei instrucțiuni). Deși codificarea microinstrucțiunii reduce volumul memoriei de microprograme, ea necesită timp pentru decodificare și circuite suplimentare. SCM cu microprocesoare utilizează în general o codificare directă, pe un singur nivel.




Fig. 1.8. Moduri de codificare a microinstrucțiunii

1.1.3.3. Implementarea microinstrucțiunii

Deși execuția microinstrucțiunilor se desfășoară conform unei secvențe citire-decodificare-execuție, detaliile de implementare pot fi foarte diferite de la o soluție la alta. Este vorba aici, în principal, despre caracteristicile serie-paralele și monofază-polifază.

Caracteristica *serie-paralel* se referă la gradul de suprapunere între execuția microinstrucțiunii curente și citirea microinstrucțiunii următoare. Într-o implementare serie, citirea microinstrucțiunii următoare nu începe până nu se termină execuția microinstrucțiunii curente. La cealaltă extremă, citirea microinstrucțiunii următoare este realizată în paralel cu execuția microinstrucțiunii curente. Pentru o implementare serie (figura 1.9a), ciclul microinstrucțiunii, CMI, va fi suma dintre timpul de acces la memoria de microprograme, TA, și timpul de execuție, TE, al microoperațiilor de control propriu-zis al resurselor hardware din mașină: $CMI = TA + TE$. În acest fel, durata unui microprogram de M microinstrucțiuni este de $M \cdot (TA + TE)$. Avantajul unei scheme seriale sau secvențiale îl constituie simplitatea ei. O SCM secvențială nu trebuie să controleze simultan execuția și citirea și nu pune probleme în cazul microinstrucțiunilor de salt condiționat. O SCM paralelă (figura 1.9b) sau de tip *pipeline*, cum este și cea din figura 1.4, are avantajul unei viteze de lucru mai mari, execuția microinstrucțiunii începând imediat după terminarea microinstrucțiunii precedente. În această implementare, ciclul microinstrucțiunii va fi dat de maximum dintre timpul de acces la memoria de microprograme și timpul de execuție: $CMI = \max(TA, TE)$. Durata minimă a unui microprogram de M microinstrucțiuni este în acest caz $TA + M \cdot TE$. Ca dezavantaj, în afară de circuitele suplimentare, reprezentate în principal de registrul pentru memorarea microinstrucțiunii curente, registrul *pipeline*, la o SCM paralelă se pune și problema salturilor condiționate. Anticiparea adresei următoare se face pe baza unei estimări care să fie în general bună (de exemplu, la sfârșit de buclă se va presupune că bucla se reia - estimarea cea mai probabilă). Dacă anticiparea este corectă, majoritatea cazurilor, nu se va pierde din viteză. În cazul unei anticipări greșite se va pierde însă cel puțin un ciclu pentru citirea corectă a microinstrucțiunii ce urmează.

Caracteristica *monofază-polifază* se referă la numărul de faze (cicli secundari, subcicli) utilizate într-un ciclu principal, pentru execuția unei microinstrucțiuni. Într-o implementare monofază nu există cicli secundari ai ciclului de microinstrucțiune principal și microinstrucțiunea este efectivă o singură perioadă de ceas, toate semnalele de control fiind generate simultan (figura 1.10a). Într-o implementare polifazăată fiecare ciclu de ceas principal cuprinde mai mulți cicli secundari. Semnalele de control sunt generate secvențial corespunzător fiecărei faze (figura 1.10b). Controlul ciclului microinstrucțiunii se poate face cu ajutorul unui câmp care să fazeze în timp semnalele de control utilizate. În figura 1.10c este dată o altă variantă în care ciclul microinstrucțiunii este modificat de la o microinstrucțiune la alta în funcție de timpul de execuție. Acest ciclu variabil poate fi și polifazăat (figura 1.10d).









Fig. 1.9. Execuția serială și paralelă (în pipeline) a microinstrucțiunii




Fig. 1.10. Tipuri ale ciclului de microinstrucțiune (CMI)

1.1.4. AVANTAJELE ȘI DEZAVANTAJELE MICROPROGRAMĂRII

În raport cu metodele clasice, convenționale, de proiectare, microprogramarea, ca modalitate de proiectare a structurilor numerice, prezintă următoarele avantaje:

1. *Flexibilitate, adaptabilitate.* Se știe că una din caracteristicile pe care trebuie să le aibă structurile de control pentru a fi cât mai eficiente este flexibilitatea modului de control [15]. Această cerință poate fi asigurată de structurile de control programabile din rândul cărora fac parte și SCM. Divizarea proiectului unei SCM într-un proiect de hardware și un proiect de firmware permite ca microcodul să fie finalizat târziu în ciclul de proiectare, microprogramarea și realizarea hardware a mașinii efectuându-se în paralel. Acest paralelism în proiectare oferă arhitecților de sistem posibilitatea să efectueze relativ comod modificări ulterioare de arhitectură. Prin modificarea microprogramelor (și microprogramare dinamică) SCM se pot adapta ușor la noi interfețe de proces.

Flexibilitatea SCM este dată și de posibilitatea lor de a-și reorganiza resursele hardware și căile de circulație a informației pentru a "traduce", interpreta, intrările în ieșiri și funcțiuni, prin intermediul microprogramelor de control.

Tot aici trebuie vorbit și despre *emulare*, care poate fi definită ca simularea unei mașini de către o alta prin folosirea tehnicilor de microprogramare. Astfel, o mașină a cărei funcție de control este implementată cu SCM poate emula alte mașini, bineînțeles în cadrul limitativ al resurselor hardware pe care le are la dispoziție. Noțiunea de emulare pune în evidență, față de interpretare, un aspect calitativ nou al mașinilor microprogramate: acela de a putea fi și simulatoare sau, folosind termenul de mai sus, emulatoare. Acest aspect al microprogramării a apărut din necesitatea compatibilității sistemelor de calcul, mai ales din punct de vedere software. Calculatoarele microprogramate au putut fi echipate cu memorii de control suplimentare pentru emularea unor calculatoare mai vechi, eliminându-se astfel necesitatea reprogramării. Emulatorul va

reprezenta, în acest sens, "un set complet de microprograme care, atunci când este înscris în memoria de control, definește o mașină" [5]. Mașina pe care se face emularea este numită în general *mașină-gazdă* (host machine), iar mașina care este emulată, *mașină-țintă* (target machine).

Microprogramarea poate deci extinde viața utilă a sistemului, care poate îndeplini noi cerințe prin reprogramarea funcției de control. Acest lucru este adevărat pe timpul întregii vieți a mașinii microprogramate. Posibilitatea de a răspunde unor cerințe, precum și posibilitatea de a extinde arhitectura unei mașini pentru a emula o altă mașină au fost avantaje deosebit de importante, îndeosebi pentru calculatoarele deja instalate, unde s-a pus problema eficientizării conversiei de programe și de date.

2. *Ușurința în dezvoltare și întreținere.* Microprogramarea a fost definită și ca o metodă sistematică de implementare a funcției de control pentru diferite mașini numerice. Aceasta reprezintă un avantaj evident față de metoda *ad-hoc* care caracterizează proiectarea convențională a părților de control. În proiectarea convențională efortul total este limitat în principiu de capacitățile proiectantului. Acesta are responsabilitatea trecerii de la arhitectura sistemului, definită de specificațiile inițiale, la organigramele de timp și de funcționare, precum și responsabilitatea implementării acestor organigrame în hardware. Proiectantul logic are, de asemenea, responsabilitatea proiectării procedurilor de testare și depanare a structurii de control, cea a realizării documentației complete. Pe scurt, un proiect de structură de control convențională nu poate fi privit decât ca un întreg care înglobează probleme de proiectare logică propriu-zisă, probleme de testare, întreținere, documentare. Toate aceste probleme sunt dificile, complexe și greu de rezolvat fără erori, mai ales în sistemele mari, tocmai datorită acestei concentrări. Pe de altă parte, microprogramarea oferă o divizare a proiectului, permițând o îmbunătățire a calității și vitezei de realizare a produsului. Spre exemplu, în proiectarea unei mașini microprogramate se poate colabora cu un programator cu experiență la proiectarea organigramelor și scrierea microprogramelor. Cu ajutorul unui simulator software sau al unui sistem suport pentru microprogramare se pot verifica, depana și compara diferite soluții pentru a le optimiza din punctul de vedere al vitezei electronice, al volumului de microcod etc. La fel se poate produce și un set clar, complet, standardizat, de documentație. De asemenea, microprogramarea oferă multe posibilități de automatizare a proiectării.

3. *Uniformitatea proiectării.* Legat de avantajul de mai sus, dar suficient de conturat și important pentru a fi menționat separat, este și avantajul uniformității caracteristicilor de proiectare. Metoda microprogramării oferă ordine, uniformitate și modularitate în proiectarea structurilor de control. Datorită acestei uniformități, care deseori înseamnă simplitate, se poate aprecia că este nevoie de mai puține eforturi de învățare și experiență pentru a forma microprogramatori pricepuți decât proiectanți de hardware convențional.

4. *Eforturi de învățare mai mici.* Datorită abordării simple, metodice și organizate, microprogramarea este o tehnică de proiectare mai ușor de învățat. De exemplu, pentru SCM funcționarea poate fi înțeleasă numai cu ajutorul

organigramelor și microprogramele scrise simbolic, în timp ce pentru o structură de control realizată convențional sunt necesare organigrame de timp și de funcționare, scheme logice complicate. Microprogramarea s-a dovedit a fi o metodă foarte utilă și în alte probleme legate de știința calculatoarelor, cum ar fi cele referitoare la arhitectura și organizarea sistemelor.

5. *Preț de cost scăzut.* Un alt motiv pentru care microprogramarea a fost utilizată extensiv este și prețul ei scăzut de implementare. Deși economia de cost este dependentă și de arhitectura structurii de control, de mijloacele de proiectare disponibile, SCM sunt ieftine în principal datorită dezvoltărilor tehnologice din domeniul memoriilor și microprocesoarelor. Aceste circuite integrate pe scară largă reprezintă blocuri constructive ieftine cu care se pot implementa ușor și eficient SCM care să controleze sisteme numerice de diverse complexități. Microprogramarea este o tehnică de proiectare care permite utilizarea circuitelor LSI și deci construirea de structuri de control ieftine, puțin voluminoase, fiabile.

6. *Viteza.* Microprocesoarele *bit-slice*, realizate în tehnologii TTL Schottky sau ECL oferă, împreună cu memoriile semiconductoare foarte rapide, suportul hardware pentru implementarea unor aplicații ale microprogramării de viteză foarte mare. Pentru domenii cum ar fi, de exemplu, prelucrarea semnalelor, microprocesoarele MOS, tehnologiile convenționale, sunt foarte lente și/sau voluminoase, astfel încât structurile microprogramate cu microprocesoare *bit-slice* reprezintă una din cele mai rapide soluții realizabile cu circuite LSI disponibile în comerț. Deși tehnologiile bipolare în care se realizează familiile de microprocesoare *bit-slice* nu permit o integrare foarte mare și deși funcțiile de control se implementează cu un volum mai mare de circuite, SCM realizate cu LSI rămân încă deosebit de eficiente pentru aplicații de mare viteză și/sau specializate.

Un alt punct de vedere asupra vitezei este acela că în calculatoare implementarea microprogramată a unui algoritm s-a demonstrat a fi de multe ori mai rapidă decât o implementare, echivalentă funcțional, într-un limbaj mașină.

Ca dezavantaje putem menționa:

1. *Pierdere de performanță.* Acest dezavantaj este principal și se poate datora mai multor motive. În primul rând, el este un dezavantaj al tuturor structurilor de control programabile care, spre deosebire, de exemplu, de structurile analogice, implementează algoritmi de funcționare secvențial, pas cu pas, numeric. În al doilea rând există o pierdere de performanță în SCM în comparație cu structurile realizate convențional sau cu PLA-uri. Datorită puterii limitate a microinstrucțiunii pot apărea uneori întâzieri în prelucrare sau în adaptarea SCM la proces. Ceea ce se poate face printr-o logică convențională, pur combinațională, complicată, dar într-o singură perioadă de ceas, se realizează, de cele mai multe ori, în mai multe perioade de ceas, printr-o subrutină de microprogram. În al treilea rând, rezultă uneori o pierdere de timp, deci de performanță, datorită imposibilității de a suprapune citirea microinstrucțiunii cu execuția ei. Acest dezavantaj poate să apară în cazul SCM de tip *pipeline* numai pentru microinstrucțiuni de test sau permanent la SCM seriale.

2. *Volum, putere consumată mai mari.* La alegerea microprogramării ca metodă de implementare a unei structuri de control trebuie ținut cont și de faptul că SCM realizate cu circuite LSI bipolare sunt mai voluminoase și consumă mai multă putere în comparație cu structurile de control realizate cu circuite integrate LSI MOS. Aceasta ca o particularizare a faptului că tehnologiile care oferă viteze mai ridicate (TTL Schottky, ECL) implică o putere consumată mai mare și un grad de integrare mai mic.

Reevaluarea avantajelor și dezavantajelor metodei microprogramării a condus în ultimul deceniu la o revenire la metoda convențională prin arhitecturile de tip RISC (*Reduced Instruction Set Computer* - calculator cu set redus de instrucțiuni) și prin circuitele de tip ASIC (*Application Specific Integrated Circuit* - circuit integrat specializat pe aplicație) pe care le vom prezenta în alte lucrări ale seriei.

1.2. MICROPROCESOARE *BIT-SLICE*

1.2.1. GENERALITĂȚI

În acest capitol vom descrie familiile cele mai cunoscute de microprocesoare *bit-slice*: Intel 3000, ca reprezentant al clasei microprocesoarelor *bit-slice* pe 2 biți, și Am 2900, ca reprezentant al microprocesoarelor *bit-slice* pe 4 biți.

Menționăm că familiile de circuite *bit-slice* sunt alcătuite din diverse blocuri constructive care au rolul de a permite implementarea cu ușurință a structurilor de control microprogramate. Așa cum s-a spus în § 1.1, astfel de structuri au două funcții principale — de secvențiere și de procesare propriuzisă, de control — împărțite la rândul lor în următoarele subfuncții:

- procesarea datelor;
- controlul adresei de microprogram;
- controlul adresei de macroprogram;
- controlul întreruperilor;
- accesul direct la memorie (DMA);
- controlul I/E;
- controlul memoriei.

Circuitele fiecărei familii trebuie să asigure implementarea comodă a subfuncțiilor. Din acest punct de vedere familia cea mai completă, cea mai diversificată, este 2900. Apreciem că diversitatea acestei familii a condus la deosebita popularitate de care ea se bucură în rândul proiectanților de structuri de control microprogramate. Familia cuprinde foarte multe circuite specializate destinate realizării unor subfuncții de tipul celor enumerate mai sus, necesare într-o SCM. De exemplu, procesarea datelor poate fi asigurată de microprocesoarele *bit-slice* 2901, 2903, 29203 sau 29116, împreună cu generatoarele de transport anticipat de tipul 2902 și circuitele 2904 pentru controlul operațiilor de deplasare și indicatorilor de condiții. Controlul adresei de microprogram este asigurat de secvențiatoarele de microprogram 2909/2911 sau 2910, iar controlul

adresei de macroprogram, de controlorul de program 2930. Controlul întreruperilor poate fi implementat cu ajutorul circuitelor de tipul 2914, accesul direct la memorie – cu circuitul 2940, I/E – cu *port*-urile 2950/2951, controlul memoriei cu controlorul de memorie dinamică 2964, iar cu circuitul 2960 detecția și corecția erorilor. Alte familii asigură, în general, numai implementarea unor funcții de bază ale SCM, cum sunt funcția de secvențiere și/sau cea de procesare aritmetică.

TABELUL 1.1. Familii de microprocesoare *bit-slice*

Familia (Fabricant principal)	Tehnologia	Frecvența de lucru maximă	Cuvântul cu care lucrează	Compatibilitatea TTL	Software de dezvoltare	Observații
2900 (AMD)	STTL	10 MHz	4 Biți	Da	Da	Cea mai dezvoltată familie, cei mai mulți furnizori
MACROLOGIC (FAIRCHILD)	STTL/CMOS	10/2 MHz	4 Biți	Da	Da	Versiune CMOS pentru aplicații de putere mică
F 100K (FAIRCHILD)	ECL	50 MHz	8 Biți	Nu	Da	<i>Bit-slice</i> pe 8 biți
3000 (INTEL)	STTL	10 MHz	2 Biți	Da	Da	Prima familie de microprocesoare <i>bit-slice</i> , circuite pe 2 biți
M 10800 (MOTOROLA)	ECL	20 MHz	4 Biți	Nu	Da	Cea mai cunoscută familie de microprocesoare ECL
SBP-0400 (TEXAS INSTRUMENTS)	PL	5 MHz	4 Biți	Da	Nu	Microprocesor <i>bit-slice</i> în tehnologie PL
74481/482 (TEXAS INSTRUMENTS)	STTL/LSTTL	10 MHz	4 Biți	Da	Da	Microprocesor <i>bit-slice</i> cu un set deosebit de bogat de instrucțiuni

În tabelul 1.1 se prezintă sintetic câteva familii de circuite *bit-slice* indicându-se tehnologia de fabricație, frecvența maximă de lucru, mărimea cuvântului, "feliei" procesate, compatibilitatea TTL, asigurarea cu mijloace software pentru dezvoltare.

1.2.2. SERIA INTEL 3000

1.2.2.1. Controlorul de microprogram Intel 3001

Intel 3001 este un circuit destinat implementării funcției de secvențiere într-o structură de control microprogramată [17, 18].

Schema-bloc a circuitului este dată în figura 1.11.

Controlorul îndeplinește în principal două tipuri de funcțiuni:

- funcțiuni de control al adresei microinstrucțiunii următoare;
- funcțiuni de control al indicatorilor de condiție.

Corespunzător acestor funcțiuni, Intel 3001 conține un registru-adresă-microprogram împreună cu logica de selecție a adresei următoare, respectiv bistabilii C-flag, Z-flag și latch-urile F.

Logica de selecție a adresei următoare implementează un set de instrucțiuni de adresare condiționate și necondiționate. Cu scopul minimizării numărului de ieșiri ale controlorului și al reducerii logicii de selecție a adresei următoare, Intel a proiectat circuitul 3001 pentru a adresa memorii de




Fig. 1.11. Schema-bloc a controlorului de microprogram Intel 3001

microprogramare organizate matriceal. Fiecare adresă de microprogram este împărțită într-o adresă de rând și o adresă de coloană. Un controlor Intel 3001 poate adresa, cu ajutorul celor 9 biți de adresă MA_8-MA_0 , maximum 512 microinstrucțiuni organizate într-o matrice de 32 rânduri și 16 coloane. Logica de selecție a adresei următoare este simplificată datorită folosirii acestei scheme

de adresare matriceală. De exemplu, pentru o anumită adresă de microinstrucțiune, microprogramul poate sări necondiționat oriunde pe linia sau coloana respectivă, dar nu este posibil să sară oriunde în întreg spațiul de memorie. Cu alte cuvinte microprogramul nu poate sări decât într-o anumită "zonă de salt" (*jump set*). Fiecare instrucțiune de adresare are o zonă de salt asociată.

Logica de condiție, bistabilii C-flag, Z-flag și *latch*-urile F permit implementarea unui set de funcțiuni care asigură salvarea valorii curente a ieșirii de transport a procesorului și controlul intrării de transport în procesor. Aceste două tipuri de funcțiuni distincte sunt numite funcțiuni de intrare-condiții și funcțiuni de ieșire-condiții. Logica de condiție se poate utiliza împreună cu logica pentru deplasări și transport din procesor, cu scopul implementării unor diverse funcțiuni aritmetice și/sau de deplasare/rotire.

Instrucțiunile de adresare sunt selectate cu ajutorul intrărilor $AC_0 - AC_6$. Adresa generată de logica de selecție a adresei următoare este încărcată sincron pe frontul pozitiv al ceasului în registrul-adresă-microprogram. Adresa efectivă spre memoria de microprograme, $MA_0 - MA_8$, este generată prin intermediul unor *driver*-e. Așa cum s-a mai spus, adresa microinstrucțiunii următoare este împărțită în două părți: adresa de rând, $MA_8 - MA_4$, și adresa de coloană, $MA_3 - MA_0$.

Controlul indicatorilor de condiție se face cu ajutorul intrărilor $FC_0 - FC_3$. Încărcarea registrului adresă microprogram cu informația de pe magistralele de instrucțiune $PX_4 - PX_7$ și $SX_0 - SX_3$ se face pe frontul pozitiv al ceasului CLK atunci când intrarea de validare LD este pe "1". $PX_4 - PX_7$ se încarcă în $MA_0 - MA_3$, $SX_0 - SX_3$ în $MA_4 - MA_7$, iar MA_8 se poziționează pe "0". Deci, se vede că informația de pe magistrala principală de instrucțiune $PX_4 - PX_7$ poate specifica adresa coloanei, iar informația de pe magistrala secundară $SX_0 - SX_3$, adresa rândului.

Validarea întreruperilor se face prin poziționarea ieșirii ISE (*INTERRUPT STROBE ENABLE*). Ieșirea ISE este poziționată pe "1" de instrucțiunea de adresare JZR în coloana 15. Microinstrucțiunea de pe rândul zero/coloana 15 poate reprezenta, de exemplu, începutul unui ciclu EXTRAGERE/EXECUȚIE atunci când controlorul 3001 este utilizat pentru implementarea microprogramată a unei unități centrale. Deci JZR în coloana 15, prin poziționarea ieșirii ISE, poate valida un circuit de control al întreruperilor, de exemplu Intel 3214. Circuitul de control al întreruperilor răspunde la o întrerupere prin poziționarea semnalului ERA (*ENABLE ROW ADDRESS*) pe zero, ceea ce va invalida *driver*-ele de ieșire pentru adresa de rând. În acest fel se permite generarea din exteriorul circuitului 3001 a adreselor de rând unde încep subrutinele de tratare a întreruperilor.

Funcția de încărcare, cu ajutorul semnalului LD, este întotdeauna prioritară față de controlul adresei prin intermediul intrărilor $AC_0 - AC_6$. Totuși această încărcare nu este mai prioritară decât citirea sau încărcarea *latch*-urilor PR cu ajutorul instrucțiunilor JCE, respectiv JPX. De asemenea, încărcarea registrului adresă microprogram nu perturbă controlul întreruperilor, poziționarea ISE și controlul indicatorilor de condiție.

1.2.2.2. Microprocesorul Intel 3002

Intel 3002 este un microprocesor *bit-slice* de 2 biți conectabil în cascadă. Schema-bloc a circuitului este dată în figura 1.12.

După cum se vede, Intel 3002 este format din următoarele elemente principale:

- decodificatorul de microfuncțiuni;
- unitatea aritmetică-logică, UAL, și multiplexoarele A, B;
- registrele de lucru R_0-R_9 și T;
- registrul acumulator AC;
- registrul-adresă-memorie MAR.




Fig. 1.12. Schema-bloc a microprocesorului *bit-slice* Intel 3002

Decodificatorul de microfuncțiuni decodifică intrările F_0-F_6 pentru a genera semnalele de selecție a operației UAL, adresa registrului de lucru și semnalele de control pentru multiplexoarele A și B.

Unitatea aritmetică-logică efectuează operații aritmetice și logice. Rezultatul unei operații UAL poate fi încărcat în registrul acumulator sau într-unul din registrele de lucru. Intrarea LI (LEFT IN) și ieșirea RO (RIGHT

OUT) sunt utilizate în operațiile de deplasare dreapta. Intrarea și ieșirea de transport, CI, respectiv CO, servesc pentru cuplarea circuitului într-o structură lentă cu transport-serie. Pentru o structură rapidă cu transport anticipat circuitul generează semnale standard X și Y. Aceste semnale pot fi utilizate de generatorul de transport anticipat Intel 3003. Multiplexoarele A și B selectează cele două intrări în UAL. Multiplexorul A are ca intrări magistrala M, registrele de lucru și acumulatorul, iar multiplexorul B, magistrala I, magistrala K și acumulatorul. Magistrala K maschează întotdeauna celelalte intrări selectate de multiplexorul B, asigurându-se în acest fel un mijloc comod de mascare și testare la nivel de bit.

Registrele de lucru R_0 - R_9 și T sunt încărcate cu ieșirea UAL. Ieșirile registrelor de lucru sunt multiplexate pentru a putea fi selectate ca intrare în UAL.

Registrul acumulator se încarcă cu rezultatul unei operații UAL. Acumulatorul poate fi selectat ca operand UAL sau citit pe magistrala de date D. De obicei magistrala D este utilizată pentru transmiterea informației spre memoria principală sau spre dispozitivele de I/E.

Registrul-adresă-memorie se încarcă cu rezultatul unei operații UAL și poate fi citit pe magistrala de adresă A. MAR și magistrala A pot fi utilizate pentru adresarea memoriei principale sau pentru selectarea unui dispozitiv de I/E.

1.2.3. FAMILIA Am 2900

1.2.3.1. Microprocesorul *bit-slice* Am 2901

Acest microprocesor *bit-slice* de 4 biți este conceput ca bloc constructiv de mare viteză și este destinat proiectării de unități centrale, de dispozitive de control al I/E, în general, implementării de structuri de control microprogramate utilizabile în numeroase aplicații. Flexibilitatea microprogramării acestui circuit a permis emularea eficientă a multor mașini de calcul digitale [16].

Microprocesorul, așa cum se vede în schema bloc din figura 1.13, este compus din următoarele elemente principale:

- o memorie RAM de 16×4 biți cu două *port*-uri de ieșire;
- o unitate aritmetică-logică de mare viteză;
- un registru auxiliar Q;
- circuite pentru deplasări, decodificări și multiplexări.

Cuvântul de comandă al microprocesorului, microinstrucțiunea, are nouă biți organizați în trei câmpuri de câte trei biți fiecare. Aceste câmpuri selectează operanzii-sursă pentru UAL, funcția UAL și destinația rezultatului UAL. Microprocesorul are ieșiri "trei-stări", generează diverse semnale de stare din UAL și poate fi conectat în cascadă cu transport-serie sau anticipat.

În figura 1.14 se dă schema detaliată a microprocesorului Am 2901.

Memoria RAM cu două *port*-uri de ieșire permite ca oricare din cele 16

cuvinte să poată fi citit la *port*-ul A, selectat de câmpul de adresă A de 4 biți, și la *port*-ul B, selectat de câmpul de adresă B, de asemenea de 4 biți. Dacă cele două câmpuri de selecție sunt identice, atunci la ieșirile celor două *port*-uri va fi citit același cuvânt din RAM.

Scrierea în RAM se face prin validarea semnalului de scriere (RAMEN), adresa cuvântului ce va fi codificat fiind dată de valoarea câmpului de adresă B. Informația de intrare în RAM este generată prin intermediul unor multiplexoare cu trei intrări. Aceste multiplexoare permit ca ieșirea UAL, F, să fie deplasată stânga sau dreapta cu o poziție ori să intre nemodificată în RAM.

Ieșirile RAM-ului sunt înscrise în *latch*-urile A și B, fiecare de câte 4 biți. Aceste *latch*-uri păstrează informația de la ieșirile RAM-ului pe timpul cât ceasul CP este "0".

În acest fel se elimină eventualele instabilități la scrierea unei noi informații în RAM.




Fig. 1.13. Schema-bloc a microprocesorului *bit-slice* Am 2901

UAL din Am 2901 poate realiza asupra celor două intrări R și S, de câte 4 biți, trei operații aritmetice binare și cinci operații logice. Intrarea R este obținută prin intermediul unor multiplexoare cu două intrări, iar intrarea S, cu

ajutorul unor multiplexoare cu trei intrări. Multiplexoarele pot fi inhibitate, ceea ce echivalează cu operanzi ZERO. De menționat că multiplexoarele R. au ca intrări *port*-ul A al RAM-ului și intrarea directă D, iar multiplexoarele S, *port*-urile A și B ale RAM-ului și registrul Q.

Utilizarea multiplexoarelor la intrările UAL permite selecția ca operanzi-sursă a opt perechi formate cu intrările A, B, D, Q și "0". Selecția operanzilor-sursă UAL se face cu ajutorul câmpului I_0-I_2 din microinstrucțiune. Valorile acestui câmp pentru cele opt perechi de operanzi-sursă sunt date în tabelul 1.2.

Intrarea D reprezintă o intrare directă de informație, utilizată pentru a introduce noi valori în registrele de lucru sau, prin intermediul UAL, pentru a modifica valorile acestor registre. Registrul Q este un registru, tot de 4 biți, destinat în principal implementării rutinelor de înmulțire și împărțire. El poate fi însă utilizat și ca registru acumulator sau de memorare în cazul altor aplicații.

Unitatea aritmetică-logică UAL este un dispozitiv aritmetic și logic de mare viteză ale cărui funcții sunt selectate de câmpul I_3-I_5 din microinstrucțiune. Valorile acestui câmp sunt date în tabelul 1.3. Ieșirile \bar{G} și \bar{P} , de generare-transport și, respectiv, de propagare-transport, se utilizează ca intrări în generatorul de transport anticipat Am 2902, în cazul unei conectări în cascadă. Ieșirea C_{n+4} , transportul, poate fi utilizată ca indicator de depășire într-un registru de stare-program.

UAL mai are încă trei ieșiri, F3, F=0, OVR, ce pot fi utilizate ca indicatori de condiție. Ieșirea F3 reprezintă cel mai semnificativ bit al UAL, semnul. Ea poate fi utilizată pentru a determina semnul rezultatului fără a valida ieșirile "trei-stări". Ieșirea F=0 este întrebuițată pentru detecția de zero. Este o ieșire de tip "colector în gol" care permite cablarea unui SAU LOGIC între mai multe circuite Am 2901. Ieșirea OVR este folosită pentru a indica, în cazul operațiilor aritmetice, depășirea gamei de numere reprezentate în complement față de doi.

Ieșirile F_0-F_3 ale UAL pot avea diverse destinații selectate de câmpul I_6-I_8 din microinstrucțiune. Valorile acestui câmp sunt date în tabelul 1.4. Ieșirile Y_0-Y_3 ale microprocesorului sunt de tip "trei-stări" și se pot conecta direct în sistem magistrală. Multiplexorul cu două intrări care generează aceste ieșiri poate selecta *port*-ul A al RAM-ului sau ieșirile F ale UAL. Această selectare este controlată, de asemenea, de câmpul I_6-I_8 .

Câmpul I_6-I_8 controlează și operațiile de deplasare. Așa cum s-a mai spus, intrarea în RAM se face prin intermediul unor multiplexoare cu trei intrări. Acestea permit ca ieșirile UAL să intre în RAM deplasate dreapta sau stânga. Deplasarea se face prin intermediul a două intrări/ieșiri numite RAM_0 și RAM_3 . Astfel, la deplasare stânga se validează ieșirea RAM_3 și intrarea RAM_0 , la deplasare dreapta se validează ieșirea RAM_0 și intrarea RAM_3 , iar când nu se face nici o deplasare intrările/ieșirile RAM_0 , RAM_3 sunt invalidate. Câmpul I_6-I_8 controlează, de asemenea, și unitatea de deplasare asociată registrului Q. Ca și deplasarea RAM-ului deplasarea registrului Q se face prin intermediul unui multiplexor și a unor intrări/ieșiri notate Q_0 și Q_3 .




Fig. 1.14. Schema detaliată a microprocesorului Am 2901

TABELUL 1.2. Selecția operanzilor

Cod mnemonic	I ₂	I ₁	I ₀	Operanzi UAL (R, S)	
AQ	0	0	0	A	Q
AB	0	0	1	A	B
ZQ	0	1	0	0	Q
ZB	0	1	1	0	B
ZA	1	0	0	0	A
DA	1	0	1	D	A
DQ	1	1	0	D	Q
DZ	1	1	1	D	0

TABELUL 1.3. Funcțiile UAL

Cod mnemonic	I ₅	I ₄	I ₃	Funcția UAL	Simbol
ADD	0	0	0	R Plus S	R + S
SUBR	0	0	1	S Minus R	S - R
SUBS	0	1	0	R Minus S	R - S
OR	0	1	1	R OR S	R ∨ S
AND	1	0	0	R AND S	R ∧ S
NOTRS	1	0	1	\bar{R} AND S	$\bar{R} \wedge S$
EXOR	1	1	0	R EX-OR S	R ⊕ S
EXNOR	1	1	1	R EX-NOR S	$\overline{R \oplus S}$

TABELUL 1.4. Destinațiile UAL

Cod mnemonic	I ₆	I ₇	I ₈	Funcția RAM		Funcția Q		Ieșirea Y	Deplasare RAM		Deplasare Q	
				deplasare	încărcare	deplasare	încărcare		RAM ₀	RAM ₃	Q ₀	Q ₃
QREG	0	0	0	X	Nu	Nu	F→Q	F	X	X	X	X
NOP	0	0	1	X	Nu	X	Nu	F	X	X	X	X
RAMA	0	1	0	Nu	F→B	X	Nu	A	X	X	X	X
RAMF	0	1	1	Nu	F→B	X	Nu	F	X	X	X	X
RAMQD	1	0	0	Dreapta	F/2→B	Dreapta	Q/2→Q	F	F ₀	IN ₃	Q ₀	IN ₃
RAMD	1	0	1	Dreapta	F/2→B	X	Nu	F	F ₀	IN ₃	Q ₀	X
RAMQU	1	1	0	Stânga	2F→B	Stânga	2Q→Q	F	IN ₀	F ₃	IN ₀	Q ₃
RAMU	1	1	1	Stânga	2F→B	X	Nu	F	IN ₀	F ₃	X	Q ₃

Notă: X – fără importanță, intrarea de deplasare este conectată la o ieșire internă în starea a treia; B – registru RAM adresat de intrările B; IN – intrare.

TABELUL 1.5. Operațiile executate de UAL


I ₅₄₃	Funcția UAL	I ₂₁₀							
		0	1	2	3	4	5	6	7
		Sursa UAL							
		A, Q	A, B	0, Q	0, B	0, A	D, A	D, Q	D, 0
0	C _n = 0 R Plus S	A+Q	A+B	Q	B	A	D+A	D+Q	D
	C _n = 1	A+Q+1	A+B+1	Q+1	B+1	A+1	D+A+1	D+Q+1	D+1
1	C _n = 0 S Minus R	Q-A-1	B-A-1	Q-1	B-1	A-1	A-D-1	Q-D-1	-D-1
	C _n = 1	Q-A	B-A	Q	B	A	A-D	Q-D	-D
2	C _n = 0 R Minus S	A-Q-1	A-B-1	-Q-1	-B-1	-A-1	D-A-1	D-Q-1	D-1
	C _n = 1	A-Q	A-B	-Q	-B	-A	D-A	D-Q	D
3	R OR S	A ∨ Q	A ∨ B	Q	B	A	D ∨ A	D ∨ Q	D
4	R AND S	A ∧ Q	A ∧ B	0	0	0	D ∧ A	D ∧ Q	0
5	\bar{R} AND S	$\bar{A} \wedge Q$	$\bar{A} \wedge B$	Q	B	A	$\bar{D} \wedge A$	$\bar{D} \wedge Q$	0
6	R EX-OR S	A ⊕ Q	A ⊕ B	Q	B	A	D ⊕ A	D ⊕ Q	D
7	R EX-NOR S	$\overline{A \oplus Q}$	$\overline{A \oplus B}$	\bar{Q}	\bar{B}	\bar{A}	$\overline{D \oplus A}$	$\overline{D \oplus Q}$	\bar{D}

În tabelul 1.5 se sintetizează operațiile executate de UAL asupra tuturor perechilor de operanzi ce pot fi selectate cu ajutorul câmpului I_0-I_2 . Este precizat, de asemenea, și rolul pe care îl are intrarea C_n asupra operațiilor aritmetice. Matricea din această figură definește complet funcționarea UAL împreună cu selecția corespunzătoare a operanzilor.

1.2.3.2. Microprocesoarele Am 2903/29203

Microprocesorul *bit-slice* Am 2903 este un microprocesor pe patru biți expandabil. El realizează toate funcțiile lui Am 2901, având în plus unele îmbunătățiri destinate în special implementării de procesoare aritmetice. Am 29203, similar cu Am 2903, are în plus față de acesta câteva facilități de I/E, un set de instrucțiuni mai bogat și este cu aproximativ 30% mai rapid.

În figura 1.15 se dă schema-bloc a microprocesoarelor Am 2903/ 29203.



1. DA0-3 este intrare pentru Am 2903 și I/E pentru Am 29203
2. La Am 2903 "0" este conectat la ieșirile Y după buffer-ul OE_Y

Fig. 1.15.
Schema-bloc a
microprocesoarelor
Am 2903/29203

Aceste circuite constau în principal dintr-un RAM de 16 x 4 biți cu două *port*-uri de ieșire și *latch*-urile corespunzătoare, o UAL și o unitate de deplasare asociată ieșirii UAL, un registru Q împreună cu unitatea pentru deplasare asociată lui și un decodificator de instrucțiuni. Cuvântul de comandă al microprocesorului are 9 biți, $I_0 - I_8$.

Memoria RAM permite citirea simultană la *port*-urile de ieșire a oricăror două locații adresate de câmpurile A și B. Ca la Am 2901, la cele două ieșiri pot fi citite informații identice dacă cele două adrese, A și B, sunt egale. *Latch*-urile, cu același rol ca la Am 2901, sunt transparente atunci când ceasul CP este "1" și memorează informația de la ieșirea memoriei RAM, când ceasul este "0". Ieșirea RAM poate fi citită în afara circuitului la *port*-ul de I/E DB pentru Am 2903 și/sau la *port*-ul DA, pentru Am 29203. Operațiile de citire la aceste *port*-uri sunt validate de semnalele \overline{OE}_B , respectiv \overline{E}_A .

Port-ul de I/E Y servește ca intrare pentru scrierea de informații externe în RAM și ca ieșire pentru citirea în exteriorul microprocesorului a ieșirii UAL.

Scrierea în RAM se face la adresa B, atunci când semnalul de validare \overline{WE} și ceasul CP sunt "0".

UAL poate realiza șapte operații aritmetice și nouă operații logice. Multiplexoarele de la intrările UAL permit selectarea a numeroase perechi de operanzi. Astfel, operandul R se obține prin intermediul unui multiplexor cu ajutorul semnalului \overline{E}_A , care selectează fie intrarea externă DA, fie *port*-ul A al RAM-ului. Operandul S, obținut de asemenea prin intermediul unui multiplexor, poate fi *port*-ul B al RAM-ului, intrarea externă DB sau registrul Q. Selecția se face cu ajutorul semnalelor \overline{OE}_B și I_0 . În tabelul 1.6 sunt date toate perechile de operanzi UAL în funcție de semnalele de selecție \overline{E}_A , I_0 , \overline{OE}_B .

TABELUL 1.6. Operanzii UAL

\overline{E}_A	I_0	\overline{OE}_B	Operand R	Operand S
0	0	0	Ieșirea "A" a RAM	Ieșirea "B" a RAM
0	0	1	Ieșirea "A" a RAM	DB _{0,3}
0	1	X	Ieșirea "A" a RAM	Registrul Q
1	0	0	DA _{0,3}	Ieșirea "B" a RAM
1	0	1	DA _{0,3}	DB _{0,3}
1	1	X	DA _{0,3}	Registrul Q

Funcțiile realizate de UAL din Am 2903 sunt selectate cu ajutorul biților de instrucțiune $I_8 - I_0$ (tabelele 1.7 și 1.8). Atunci când I_4 , I_3 , I_2 , I_1 și I_0 sunt "0"

Am 2903 execută funcții speciale (tabelul 1.8) selectate cu ajutorul biților $I_8 - I_5$. Când Am 2903 nu efectuează funcții speciale atunci operația UAL este determinată de valoarea biților $I_4 - I_1$ (tabelul 1.7). UAL din Am 29203 este similară, cu singura diferență că ea execută 16 funcții speciale în loc de 9 câte execută cea din Am 2903.

De remarcat că Am 2903/29203 pot fi conectate în cascadă cu transport-serie sau anticipat. Într-o conectare în cascadă fiecare microprocesor trebuie programat în funcție de poziția lui: cel mai semnificativ, intermediar sau cel mai puțin semnificativ. La conectarea în cascadă se folosesc semnalele \bar{G} și \bar{P} generate de circuitul cel mai puțin semnificativ și de circuitele intermediare.

TABELUL 1.7. Funcțiile UAL

I_4	I_3	I_2	I_1	I_0	Funcții UAL
0	0	0	0	0	Funcții speciale (v. tab. 1.8.)
0	0	0	0	1	$F_1 = 1$
0	0	0	1	X	$F = S \text{ Minus } R \text{ Minus } 1 \text{ Plus } C_n$
0	0	1	0	X	$F = R \text{ Minus } S \text{ Minus } 1 \text{ Plus } C_n$
0	0	1	1	X	$F = R \text{ Plus } S \text{ Plus } C_n$
0	1	0	0	X	$F = S \text{ Plus } C_n$
0	1	0	1	X	$F = \bar{S} \text{ Plus } C_n$
0	1	1	0	0	Funcții speciale rezervate
0	1	1	0	1	$F = R \text{ Plus } C_n$
0	1	1	1	0	Funcții speciale rezervate
0	1	1	1	1	$F = \bar{R} \text{ Plus } C_n$
1	0	0	0	0	Funcții speciale rezervate
1	0	0	0	1	$F_1 = 0$
1	0	0	1	X	$F_1 = R_1 \text{ AND } S_1$
1	0	1	0	X	$F_1 = R_1 \text{ EXCLUSIVE NOR } S_1$
1	0	1	1	X	$F_1 = R_1 \text{ EXCLUSIVE OR } S_1$
1	1	0	0	X	$F_1 = R_1 \text{ AND } S_1$
1	1	0	1	X	$F_1 = R_1 \text{ NOR } S_1$
1	1	1	0	X	$F_1 = R_1 \text{ NAND } S_1$
1	1	1	1	X	$F_1 = R_1 \text{ OR } S_1$

În afara semnalelor de transport anticipat \bar{G} și \bar{P} microprocesoarele Am 2903/29203 mai generează: semnalul de depășire binară C_{n+4} , indicatorul N (cel mai semnificativ bit al ieșirii UAL), care se poate utiliza pentru determinarea semnului, semnalul de depășire OVR utilizat pentru a indica operațiile aritmetice

care depășesc gama de numere reprezentate în complement față de doi. Pentru generarea semnalelor \overline{G} , \overline{P} , N, OVR se folosesc numai două ieșiri, astfel încât semnalele \overline{G} și \overline{P} sunt obținute la ieșirile celui mai puțin semnificativ circuit și ale circuitelor intermediare, iar semnalele N și OVR – la ieșirile celui mai semnificativ circuit.

Microprocesoarele Am 2903/29203 au prevăzută o intrare/ieșire de zero. Această intrare/ieșire, Z, de tip "colector în gol", poate fi conectată într-un SAU LOGIC între mai multe circuite. Ca ieșire se poate utiliza drept indicator de zero, semnalând situația în care pinii $Y_0 - Y_3$ sunt "0". Pentru Am 29203 ieșirea Z poate fi "1" numai dacă semnalul de validare \overline{OE}_V este "1". În acest fel detecția de zero se poate face pe mai puțin de un cuvânt.

În tabelul 1.9 sunt date ieșirile UAL, $Y_0 - Y_3$, în funcție de instrucțiunea executată.

Unitatea de deplasare UAL permite trecerea nemodificată a ieșirii F a UAL, deplasarea stânga cu o poziție (2F) și deplasarea dreapta cu o poziție (F/2). Sunt posibile atât deplasări aritmetice, cât și deplasări logice. Deplasarea se face, ca și la Am 2901, prin intermediul a două intrări/ieșiri notate SIO_0 și SIO_3 . În timpul unei deplasări stânga SIO_0 este validată ca intrare, iar SIO_3 ca ieșire. În timpul unei deplasări dreapta SIO_3 este validată ca intrare și SIO_0 ca ieșire. În tabelul 1.9 se dau și semnificațiile semnalelor SIO_0 și SIO_3 în funcție de instrucțiunea executată.

În unitatea de deplasare există și un generator/controlor de paritate de cinci biți care permite detecția erorilor la ieșirea UAL. Paritatea poate fi generată, sub controlul instrucțiunii, la ieșirea SIO_0 pentru $F_0, F_1, F_2, F_3, SIO_3$. În tabelele 1.8 și 1.9 sunt definite toate operațiile executate de unitatea de deplasare asociată UAL.

Registru auxiliar Q este destinat, ca și la Am 2901, în principal implementării rutinelor de înmulțire și împărțire putând fi însă utilizat, în unele aplicații, și ca registru acumulator sau de memorare. Acest registru poate fi selectat ca operand-sursă pentru UAL și încărcat cu ieșirea F a UAL. Unitatea de deplasare asociată registrului Q asigură numai deplasări logice stânga (2Q) sau dreapta (Q/2). Intrările/ieșirile folosite pentru aceste deplasări sunt QIO_0 și QIO_3 .

Am 2903/29203 permit executarea operațiilor de deplasare logice și aritmetice pe dublu-cuvânt, prin conectarea ieșirii QIO_3 a celui mai semnificativ circuit la intrarea SIO_0 a celui mai puțin semnificativ și prin executarea unei instrucțiuni de deplasare atât a ieșirii UAL, cât și a registrului Q. Operațiile executate de registru Q și de unitatea de deplasare asociată lui, în funcție de biții de instrucțiune $I_8 - I_5$, sunt date, de asemenea, în tabelele 1.8 și 1.9.

Semnalele de control interne sunt generate de un decodificator de instrucțiuni în funcție de: intrările de instrucțiune $I_0 - I_8$, intrarea de validare-instrucțiune \overline{IEN} , intrarea \overline{LSS} și intrarea/ieșirea $\overline{WRITE/MSS}$

TABELUL 1.8. Funcțiile speciale realizate de Am 2903/29203

I_4	I_7	I_6	I_5	Funcția specială	Funcția UAL	Deplasarea UAL	Deplasarea Q	Circuitul care implementează funcția
0	0	0	0	Înmulțire fără semn	$F=S+C_n$ $F=R+S+C_n$ dacă $Z=0$ dacă $Z=1$	Deplasare logică $F/2 \rightarrow Y$ (Nota 1)	Deplasare logică $Q/2 \rightarrow Q$	Am 2903 Am 29203
0	0	0	1					Am 29203
0	0	1	0	Înmulțire în complement față de 2	$F=S+C_n$ $F=R+S+C_n$ dacă $Z=0$ dacă $Z=1$	Deplasare logică $F/2 \rightarrow Y$ (Nota 2)	Deplasare logică $Q/2 \rightarrow Q$	Am 2903 Am 29203
0	0	1	1					Am 29203
0	1	0	0	Incrementare cu 1 sau 2	$F=S+1+C_n$	$F \rightarrow Y$	Nu	Am 2903 Am 29203
0	1	0	1	Semn-mărire/complement față de 2	$F=S+C_n$ $F=S+C_n$ dacă $Z=0$ dacă $Z=0$	$F \rightarrow Y$ (Nota 3)	Nu	Am 2903 Am 29203
0	1	1	0	Înmulțire în complement față de 2, ultimul ciclu	$F=S+C_n$ $F=S-R-1+C_n$ dacă $Z=1$ dacă $Z=1$	$F/2 \rightarrow Y$ (Nota 2)	Deplasare logică $Q/2 \rightarrow Q$	Am 2903 Am 29203
0	1	1	1					Am 29203
1	0	0	0	Normalizare precizie simplă	$F=S+C_n$	$F \rightarrow Y$	Deplasare logică $2Q \rightarrow Q$	Am 2903 Am 29203
1	0	0	1					Am 29203
1	0	1	0	Normalizare precizie dublă și împărțire, primul ciclu	$F=S+C_n$	Deplasare logică $2F \rightarrow Y$	Deplasare logică $2Q \rightarrow Q$	Am 2903 Am 29203
1	0	1	1					Am 29203
1	1	0	0	Împărțire în complement față de 2	$F=S+R+C_n$ $F=S-R-1+C_n$ dacă $Z=0$ dacă $Z=1$	Deplasare logică $2F \rightarrow Y$	Deplasare logică $2Q \rightarrow Q$	Am 2903 Am 29203
1	1	0	1					Am 29203
1	1	1	0	Împărțire în complement față de 2, corecție și rest	$F=S+R+C_n$ $F=S-R-1+C_n$ dacă $Z=0$ dacă $Z=1$	$F \rightarrow Y$	Deplasare logică $2Q \rightarrow Q$	Am 2903 Am 29203
1	1	1	1					Am 29203

- Note:
1. La cel mai semnificativ circuit C_{n+4} este conectat intern la ieșirea Y_3 .
 2. La cel mai semnificativ circuit $F_3 \vee OVR$ este conectat intern la ieșirea Y_3 .
 3. La ieșirea Y_3 a celui mai semnificativ circuit se generează $S_3 \vee F_3$.

TABELUL 1.9. Ieșirile UAL în funcție de instrucțiunea executată

I ₆	I ₇	I ₈	I ₉	Deplasare UAL	SIO ₃		Y ₅		Y ₂		Y ₁	Y ₀	SIO ₀	Deplasare Q	QIO ₃	QIO ₀
					C.M.S. circuit	alte circuite	C.M.S. circuit	alte circuite	C.M.S. circuit	alte circuite						
0	0	0	0	F/2→Y(A)	Intrare	SIO ₃	F ₃	SIO ₃	SIO ₃	F ₃	F ₂	F ₁	F ₀	Nu	Hi-Z	Hi-Z
0	0	0	1	F/2→Y(L)	Intrare	SIO ₃	SIO ₃	SIO ₃	F ₃	F ₃	F ₂	F ₁	F ₀	Nu	Hi-Z	Hi-Z
0	0	1	0	F/2→Y(A)	Intrare	SIO ₃	F ₃	SIO ₃	SIO ₃	F ₃	F ₂	F ₁	F ₀	Q/2→Q(L)	Intrare	Q ₀
0	0	1	1	F/2→Y(L)	Intrare	SIO ₃	SIO ₃	SIO ₃	SIO ₃	F ₃	F ₂	F ₁	F ₀	Q/2→Q(L)	Intrare	Q ₀
0	1	0	0	F→Y	Intrare	Intrare	F ₃	F ₃	F ₂	F ₂	F ₁	F ₀	Paritate	Nu	Hi-Z	Hi-Z
0	1	0	1	F→Y	Intrare	Intrare	F ₃	F ₃	F ₂	F ₂	F ₁	F ₀	Paritate	Q/2→Q(L)	Intrare	Q ₀
0	1	1	0	F→Y	Intrare	Intrare	F ₃	F ₃	F ₂	F ₂	F ₁	F ₀	Paritate	F→Q	Hi-Z	Hi-Z
0	1	1	1	F→Y	Intrare	Intrare	F ₃	F ₃	F ₂	F ₂	F ₁	F ₀	Paritate	F→Q	Hi-Z	Hi-Z
1	0	0	0	2F→Y(A)	F ₂	F ₃	F ₃	F ₂	F ₂	F ₁	F ₀	SIO ₀	Intrare	Nu	Hi-Z	Hi-Z
1	0	0	1	2F→Y(L)	F ₃	F ₃	F ₂	F ₂	F ₁	F ₁	F ₀	SIO ₀	Intrare	Nu	Hi-Z	Hi-Z
1	0	1	0	2F→Y(A)	F ₂	F ₃	F ₃	F ₂	F ₁	F ₁	F ₀	SIO ₀	Intrare	2Q→Q(L)	Q ₃	Intrare
1	0	1	1	2F→Y(L)	F ₃	F ₃	F ₂	F ₂	F ₁	F ₁	F ₀	SIO ₀	Intrare	2Q→Q(L)	Q ₃	Intrare
1	1	0	0	F→Y	F ₃	F ₃	F ₃	F ₃	F ₂	F ₂	F ₁	F ₀	Hi-Z	Nu	Hi-Z	Hi-Z
1	1	0	1	F→Y	F ₃	F ₃	F ₃	F ₃	F ₂	F ₂	F ₁	F ₀	Hi-Z	2Q→Q(L)	Q ₃	Intrare
1	1	1	0	SIO ₀ →Y ₀ -Y ₃	SIO ₀	Intrare	Nu	Hi-Z	Hi-Z							
1	1	1	1	F→Y	F ₃	F ₃	F ₃	F ₃	F ₂	F ₂	F ₁	F ₀	Hi-Z	Nu	Hi-Z	Hi-Z

Notă: A = deplasare aritmetică; L = deplasare logică; Hi-Z = starea a treia; C.M.S. = cel mai semnificativ.

Ieșirea $\overline{\text{WRITE}}$ este "0" atunci când se execută o instrucțiune de scriere în RAM. La Am 2903, dacă $\overline{\text{IEN}}$ este "1", ieșirea $\overline{\text{WRITE}}$ este forțată și ea pe "1" reținându-se nemodificat conținutul registrului Q și al bistabilului de comparare-semn (figura 1.16). Dacă $\overline{\text{IEN}}$ este "0" ieșirea $\overline{\text{WRITE}}$ va fi validată, registrul Q și bistabilul de comparare-semn modificându-se conform instrucțiunii executate. Bistabilul de comparare-semn este un bistabil intern utilizat în timpul operațiilor de împărțire. Semnalul de comparare-semn apare la ieșirea Z a celui mai semnificativ circuit în timpul funcțiilor speciale C, D, E și F.




Fig. 1.16. Bistabilul de comparare-semn

La Am 29203, $\overline{\text{IEN}}$ controlează scrierea internă fără să afecteze semnalul $\overline{\text{WRITE}}$. Semnalul $\overline{\text{IEN}}$ poate fi și în acest fel controlat separat pentru fiecare circuit, facilitându-se astfel operațiile pe octet.

Prin punerea intrării LSS la "0" circuitul se programează pentru a funcționa în poziția cea mai puțin semnificativă, validându-se semnalul de ieșire $\overline{\text{WRITE}}$ la pinul bidirecțional $\overline{\text{WRITE/MSS}}$. Dacă intrarea LSS este pe "1", pinul $\overline{\text{WRITE/MSS}}$ devine intrare: prin conectarea lui la "1" circuitul va putea funcționa într-o poziție intermediară, iar prin conectarea lui la "0", în poziția cea mai semnificativă.

1.2.3.3. Generatorul de transport anticipat Am 2902

Am 2902 este un generator de transport anticipat de viteză destinat conectării în cascadă a maximum patru UAL binare, acceptând ca intrări perechi de semnale de tip propagare și generare (\overline{P} și \overline{G}), fig. 1.17. Circuitul are, de asemenea, două ieșiri de tip \overline{P} și \overline{G} care permit utilizarea lui pentru obținerea transportului anticipat în structuri cu mai mult de patru microprocesoare bit-slice.




Fig. 1.17. Schema generatorului de transport anticipat Am 2902

Ecuțiile logice ale funcțiilor generate la ieșirile acestui circuit sunt:

$$\begin{aligned} C_{n+x} &= G_0 + P_0 C_n; \\ C_{n+y} &= G_1 + P_1 G_0 + P_1 P_0 C_n; \\ C_{n+z} &= G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_n; \\ G &= G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0; \\ P &= P_3 P_2 P_1 P_0. \end{aligned}$$

1.2.3.4. Circuitul pentru controlul deplasării și al indicatorilor de condiție Am 2904

Am 2904 este un circuit destinat realizării unor operații legate de funcționarea unei UAL, implementate de obicei cu ajutorul unor circuite integrate MSI (fig. 1.18). Printre acestea se numără generarea transportului,




Fig. 1.18. Realizarea cu circuite integrate MSI a funcțiilor lui Am 2904

interconectarea căilor de date, controlul operațiilor de deplasare. Am 2904 realizează aceste funcții cu ajutorul a trei blocuri logice independente. Astfel, transportul se generează cu un multiplexor, iar controlul deplasărilor cu alte patru multiplexoare cu ieșiri de tip "trei-stări". Pentru memorarea indicatorilor de condiție se folosesc două registre. Multiplexorul de testare a condițiilor poate

selecta valoarea adevărată sau negată a indicatorilor de condiție, precum și anumite combinații ale lor în scopul implementării unor funcții de test mai complexe.

Schema-bloc a circuitului este dată în figura 1.19. Am 2904 permite implementarea a patru funcțiuni necesare tuturor procesoarelor:


- registrul de stare-program;
- testarea indicatorilor de condiție;
- controlul deplasărilor;
- controlul transportului.

Cuvântul de comandă al circuitului are 13 biți notați $I_0 - I_{12}$.

Registrul de stare-program. Am 2904 conține două registre de câte patru biți în care se pot memora indicatorii de stare ai unei UAL: transportul (C), semnul (N), indicatorul de zero (Z), depășirea (OVR). Aceste registre sunt numite Registrul de Micro-Stări μ SR, *Micro Status Register*, și Registrul de Stări-Mașină MSR, *Machine Status Register*. Fiecare din aceste registre poate fi controlat independent. Registrele sunt compuse din bistabili D acționați pe frontul pozitiv al ceasului CP.

Registrul μ SR poate fi încărcat sub controlul biților de instrucțiune $I_0 - I_5$ cu indicatorii de condiție I_C, I_N, I_Z, I_{OVR} sau cu conținutul registrului MSR. De asemenea, sub controlul biților de instrucțiune, biții registrului μ SR pot fi modificați individual. Intrarea de validare \overline{CE}_μ permite inhibarea registrului atunci când este pe "1".

Registrul MSR poate fi încărcat, de asemenea, sub controlul biților $I_0 - I_5$, cu indicatorii de condiție I_C, I_N, I_Z, I_{OVR} cu conținutul registrului μ SR și cu



Notă: * Control intern

Fig. 1.19. Schema-bloc a circuitului Am 2904

valoarea intrărilor/ieșirilor Y_C, Y_N, Y_Z, Y_{OVR} . Registrul MSR mai poate fi șters, poziționat pe "1" sau complementat. Bistabilii registrului pot fi actualizați selectiv controlând cele patru intrări individuale de validare $\overline{E}_C, \overline{E}_N, \overline{E}_Z, \overline{E}_{OVR}$ și intrarea generală de validare \overline{CE}_M . De exemplu, dacă \overline{CE}_M și \overline{E}_Z sunt "0" se validează actualizarea indicatorului Z. Dacă o intrare de validare este pe "1", atunci se inhibă modificarea indicatorului respectiv. Modificarea întregului registru este inhibată dacă \overline{CE}_M este "1".

Intrările/ieșirile Y_C, Y_N, Y_Z, Y_{OVR} permit citirea registrelor μSR și MSR în afara circuitului, de exemplu pe magistrala de date a sistemului, precum și încărcarea registrului MSR din exterior, de exemplu cu informația de pe magistrala de date a sistemului. Aceste posibilități asigură salvarea și refacerea registrului stare-program în timpul apelării de subrutine sau în timpul servirii întreruperilor.

Testarea indicatorilor de condiție. Testarea indicatorilor de condiție se realizează prin intermediul unui multiplexor care asigură execuția a 16 funcții de test diferite. Se pot selecta indicatorii de condiție nemodificați sau negați și combinații ale lor, pentru a se executa funcții de tipul "mai mare", "mai mare sau egal", "mai mic", "mai mic sau egal", pentru numere fără semn sau reprezentate în complement față de 2.

Am 2904 poate realiza aceste teste asupra conținutului registrelor μSR și MSR sau direct asupra intrărilor I_C, I_N, I_Z, I_{OVR} . Ieșirea de tip "trei-stări" a multiplexorului de testare a condițiilor, CT, poate fi conectată la intrarea de test-condiții, \overline{CC} , a controlorului de microprogram Am 2910 (§ 1.2.3.7). Ieșirea CT este validată de semnalul \overline{OE}_{CT} , ceea ce permite adăugarea altor intrări de test prin cablarea unui SAU LOGIC.

Controlul deplasărilor. Controlul deplasărilor se realizează cu ajutorul unui multiplexor care asigură execuția a 32 de funcții de deplasare și rotație diferite. Aceste deplasări și rotații se fac pe lungime simplă sau dublă, cu sau fără transport (M_C). Dacă semnalul \overline{SE} este "1" cele patru intrări/ieșiri $SIO_0, SIO_n, QIO_0, QIO_n$ sunt invalidate. Aceste patru intrări/ieșiri se pot conecta direct la pini RAM₀, RAM₃, Q₀, Q₃ ai circuitului Am 2901 sau la pini SIO₀, SIO₃, QIO₀, QIO₃ ai circuitului Am 2903.

Controlul transportului. Am 2904 permite controlul transportului prin intermediul unui multiplexor cu ajutorul căruia pot fi selectate intrările 0, 1, $C_x, \mu_C, M_C, \mu_C, \overline{M}_C$. În acest fel se asigură o implementare mai ușoară a operațiilor de adunare și scădere în precizie simplă sau dublă. Intrarea C_x este destinată conectării la ieșirea Z a microprocesorului Am 2903 pentru a se facilita execuția unora din instrucțiunile speciale ale microprocesorului. Ieșirea C_0 se poate conecta la pinul C_n al celui mai puțin semnificativ Am 2901 sau Am 2903 și la pinul C_n al generatorului de transport anticipat Am 2902.

Am 2904 este controlat cu ajutorul a 13 biți de instrucțiune $I_0 - I_{12}$ și a nouă linii de validare $\overline{CE}_M, \overline{CE}_\mu, \overline{E}_C, \overline{E}_N, \overline{E}_Z, \overline{E}_{OVR}, \overline{OE}_Y, \overline{OE}_{CT}, \overline{SE}$. În majoritatea structurilor microprogramate se urmărește o economie de memorie PROM prin micșorarea câmpurilor de control. Acest lucru se poate obține

pentru Am 2904 prin conectarea la "0" sau "1" a unora din intrările enumerate mai sus, prin conectarea împreună a unora din ele sau prin decodificarea câmpului de microinstrucțiune destinat controlului acestui circuit.

TABELUL 1.10. Controlul registrului μ SR

Instrucțiuni cu registrul μ SR	
$I_5 I_4 I_3 I_2 I_1 I_0$ (în octal)	Instrucțiunea
Instrucțiuni la nivel de bit	
1 0	$0 \rightarrow \mu_Z$
1 1	$1 \rightarrow \mu_Z$
1 2	$0 \rightarrow \mu_C$
1 3	$1 \rightarrow \mu_C$
1 4	$0 \rightarrow \mu_N$
1 5	$1 \rightarrow \mu_N$
1 6	$0 \rightarrow \mu_{OVR}$
1 7	$1 \rightarrow \mu_{OVR}$
Instrucțiuni la nivel de registru	
0 0	$M_X \rightarrow \mu_X$
0 1	$1 \rightarrow \mu_X$
0 2	$M_X \rightarrow \mu_X$
0 3	$0 \rightarrow \mu_X$
Instrucțiuni de încărcare	
0 6, 0 7	$I_Z \rightarrow \mu_Z$ $I_C \rightarrow \mu_C$ $I_N \rightarrow \mu_N$ $I_{OVR} + \mu_{OVR} \rightarrow \mu_{OVR}$
3 0, 3 1, 5 0, 5 1, 7 0, 7 1	$I_Z \rightarrow \mu_Z$ $\bar{I}_C \rightarrow \mu_C$ $I_N \rightarrow \mu_N$ $I_{OVR} \rightarrow \mu_{OVR}$
0 4, 0 5, 2 0 _ 2 7, 3 2 _ 4 7, 5 2 _ 6 7, 7 2 _ 7 7	$I_Z \rightarrow \mu_Z$ $I_C \rightarrow \mu_C$ $I_N \rightarrow \mu_N$ $I_{OVR} \rightarrow \mu_{OVR}$

TABELUL 1.11. Controlul registrului MSR

Instrucțiuni cu registrul MSR	
$I_5 I_4 I_3 I_2 I_1 I_0$ (în octal)	Instrucțiunea
Instrucțiuni la nivel de registru	
0 0	$Y_X \rightarrow M_X$
0 1	$1 \rightarrow M_X$
0 2	$\mu_X \rightarrow M_X$
0 3	$0 \rightarrow M_X$
0 5	$\bar{M}_X \rightarrow M_X$
Instrucțiuni de încărcare	
0 4	$I_Z \rightarrow M_Z$ $M_{OVR} \rightarrow M_C$ $I_N \rightarrow M_N$ $M_C \rightarrow M_{OVR}$
1 0, 1 1, 3 0, 3 1, 5 0, 5 1, 7 0, 7 1,	$I_Z \rightarrow M_Z$ $\bar{I}_C \rightarrow M_C$ $I_N \rightarrow M_N$ $I_{OVR} \rightarrow M_{OVR}$
0 6, 0 7, 1 2 _ 1 7, 2 0 _ 2 7, 3 2 _ 3 7, 4 0 _ 4 7, 5 2 _ 6 7, 7 2 _ 7 7	$I_Z \rightarrow M_Z$ $I_C \rightarrow M_C$ $I_N \rightarrow M_N$ $I_{OVR} \rightarrow M_{OVR}$

TABELUL 1.12. Controlul ieșirii Y

$\bar{O}\bar{E}_Y$	I_5	I_4	Ieșirea Y
1	X	X	Hi-Z
0	0	X	$\mu_i \rightarrow Y_i$
0	1	0	$M_i \rightarrow Y_i$
0	1	1	$I_i \rightarrow Y_i$

Notă: X - fără importanță; Hi-Z - starea a treia

Biții I_0-I_5 controlează registrele μ SR și MSR. În tabelul 1.10 se dau codurile operațiilor executate asupra registrului μ SR. Se observă că aceste operații sunt împărțite în trei categorii: operații asupra biților registrului,

operații asupra întregului registru și operații de încărcare. Execuția tuturor acestor operații impune ca semnalul de validare \overline{CE}_μ să fie "0".

În tabelul 1.11 se dau codurile operațiilor executate asupra registrului MSR. Aceste operații se împart și ele în două categorii: operații la nivel de registru și operații de încărcare. Execuția acestor operații este condiționată de poziționarea semnalului \overline{CE}_M pe "0". Operațiile la nivel de bit se realizează prin utilizarea operațiilor la nivel de registru sau a operațiilor de încărcare și prin poziționarea unuia din semnalele de validare \overline{E}_C , \overline{E}_N , \overline{E}_Z , \overline{E}_{OVR} .

Biții I_4-I_5 controlează și ieșirea Y a circuitului (tabelul 1.12), iar biții I_0-I_3 ieșirea CT a multiplexorului de testare a indicatorilor de condiție (tabelul 1.13).

TABELUL 1.13. Ieșirea CT

I_3	I_2	I_1	I_0	$I_5=0, I_4=0$	$I_5=0, I_4=1$	$I_5=1, I_4=0$	$I_5=1, I_4=1$
0	0	0	0	$(\mu_N \oplus \mu_{OVR}) + \mu_Z$	$(\mu_N \oplus \mu_{OVR}) + \mu_Z$	$(M_N \oplus M_{OVR}) + M_Z$	$(I_N \oplus I_{OVR}) + I_Z$
0	0	0	1	$(\mu_N \odot \mu_{OVR}) \cdot \overline{\mu}_Z$	$(\mu_N \odot \mu_{OVR}) \cdot \overline{\mu}_Z$	$(M_N \odot M_{OVR}) + \overline{M}_Z$	$(I_N \odot I_{OVR}) + \overline{I}_Z$
0	0	1	0	$\mu_N \oplus \mu_{OVR}$	$\mu_N \oplus \mu_{OVR}$	$M_N \oplus M_{OVR}$	$I_N \oplus I_{OVR}$
0	0	1	1	$\mu_N \odot \mu_{OVR}$	$\mu_N \odot \mu_{OVR}$	$M_N \odot M_{OVR}$	$I_N \odot I_{OVR}$
0	1	0	0	μ_Z	μ_Z	M_Z	I_Z
0	1	0	1	$\overline{\mu}_Z$	$\overline{\mu}_Z$	\overline{M}_Z	\overline{I}_Z
0	1	1	0	μ_{OVR}	μ_{OVR}	M_{OVR}	I_{OVR}
0	1	1	1	$\overline{\mu}_{OVR}$	$\overline{\mu}_{OVR}$	\overline{M}_{OVR}	\overline{I}_{OVR}
1	0	0	0	$\mu_C + \mu_Z$	$\mu_C + \mu_Z$	$M_C + M_Z$	$\overline{I}_C + I_Z$
1	0	0	1	$\overline{\mu}_C \cdot \overline{\mu}_Z$	$\overline{\mu}_C \cdot \overline{\mu}_Z$	$\overline{M}_C \cdot \overline{M}_Z$	$I_C \cdot \overline{I}_Z$
1	0	1	0	μ_C	μ_C	M_C	I_C
1	0	1	1	$\overline{\mu}_C$	$\overline{\mu}_C$	\overline{M}_C	\overline{I}_C
1	1	0	0	$\overline{\mu}_C + \mu_Z$	$\overline{\mu}_C + \mu_Z$	$\overline{M}_C + M_Z$	$\overline{I}_C + I_Z$
1	1	0	1	$\mu_C \cdot \overline{\mu}_Z$	$\mu_C \cdot \overline{\mu}_Z$	$M_C \cdot \overline{M}_Z$	$I_C \cdot \overline{I}_Z$
1	1	1	0	$I_N \oplus M_N$	μ_N	M_N	I_N
1	1	1	1	$I_N \odot M_N$	$\overline{\mu}_N$	\overline{M}_N	\overline{I}_N

Notă: \oplus SAU EXCLUSIV
 \odot SAU NU EXCLUSIV

TABELUL 1.14. Operațiile de deplasare

I_{10}	I_9	I_8	I_7	I_6	M_C	RAM	Q	SIO_0	SIO_n	QIO_0	QIO_n	Ce se încarcă în M_C
0	0	0	0	0				Hi-Z	0	Hi-Z	0	
0	0	0	0	1				Hi-Z	1	Hi-Z	1	
0	0	0	1	0				Hi-Z	0	Hi-Z	M_N	SIO_0
0	0	0	1	1				Hi-Z	1	Hi-Z	SIO_0	
0	0	1	0	0				Hi-Z	M_C	Hi-Z	SIO_0	
0	0	1	0	1				Hi-Z	M_N	Hi-Z	SIO_0	
0	0	1	1	0				Hi-Z	0	Hi-Z	SIO_0	
0	0	1	1	1				Hi-Z	0	Hi-Z	SIO_0	QIO_0
0	1	0	0	0				Hi-Z	SIO_0	Hi-Z	QIO_0	SIO_0
0	1	0	0	1				Hi-Z	M_C	Hi-Z	QIO_0	SIO_0
0	1	0	1	0				Hi-Z	SIO_0	Hi-Z	QIO_0	
0	1	0	1	1				Hi-Z	I_C	Hi-Z	SIO_0	
0	1	1	0	0				Hi-Z	M_C	Hi-Z	SIO_0	QIO_0
0	1	1	0	1				Hi-Z	QIO_0	Hi-Z	SIO_0	QIO_0
0	1	1	1	0				Hi-Z	$I_N \oplus I_{OVR}$	Hi-Z	SIO_0	
0	1	1	1	1				Hi-Z	QIO_0	Hi-Z	SIO_0	
1	0	0	0	0				0	Hi-Z	0	Hi-Z	SIO_n
1	0	0	0	1				1	Hi-Z	1	Hi-Z	SIO_n
1	0	0	1	0				0	Hi-Z	0	Hi-Z	
1	0	0	1	1				1	Hi-Z	1	Hi-Z	
1	0	1	0	0				QIO_n	Hi-Z	0	Hi-Z	SIO_n
1	0	1	0	1				QIO_n	Hi-Z	1	Hi-Z	SIO_n
1	0	1	1	0				QIO_n	Hi-Z	0	Hi-Z	
1	0	1	1	1				QIO_n	Hi-Z	1	Hi-Z	
1	1	0	0	0				SIO_n	Hi-Z	QIO_n	Hi-Z	SIO_n
1	1	0	0	1				M_C	Hi-Z	QIO_n	Hi-Z	SIO_n
1	1	0	1	0				SIO_n	Hi-Z	QIO_n	Hi-Z	
1	1	0	1	1				M_C	Hi-Z	0	Hi-Z	
1	1	1	0	0				QIO_n	Hi-Z	M_C	Hi-Z	SIO_n
1	1	1	0	1				QIO_n	Hi-Z	SIO_n	Hi-Z	SIO_n
1	1	1	1	0				QIO_n	Hi-Z	M_C	Hi-Z	
1	1	1	1	1				QIO_n	Hi-Z	SIO_n	Hi-Z	

TABELUL 1.15. Controlul transportului

I_{12}	I_{11}	I_8	I_9	I_2	I_1	I_0
0	0	X	X	X	X	0
0	1	X	X	X	X	1
1	0	X	X	X	X	C_x
1	1	0	0	X	X	μ_c
1	1	0	X	1	X	μ_c
1	1	0	X	X	1	$\overline{\mu_c}$
1	1	0	1	0	0	$\overline{\mu_c}$
1	1	1	0	X	X	M_c
1	1	1	X	1	X	M_c
1	1	1	X	X	1	M_c
1	1	1	1	0	0	$\overline{M_c}$

Biții $I_6 - I_{10}$ controlează multiplexorul pentru deplasări (tabelul 1.14), iar biții $I_{11} - I_{12}$ și I^* de la decodificatorul intern de instrucțiune, multiplexorul pentru controlul transportului (tabelul 1.15).

1.2.3.5. Secvențiatoarele de microprogram Am 2909/2911

Am 2909/2911 sunt controloare de adresă de 4 biți destinate controlului adresei de microprogram, deci generării adresei pentru memoria de microprograme. Circuitul poate fi conectat în cascadă pentru a se obține adrese de 4, 8, 12, 16 ..., biți.

Schema-bloc a circuitelor este dată în figura 1.20, iar schema detaliată în figura 1.21

Adresa de microprogram este selectată prin intermediul unui multiplexor între intrările directe D, intrările AR memorate într-un registru intern, ieșirea F a unei stive LIFO (*Last In First Out*) de 4 cuvinte și numărătorul de microprogram μPC . Acest multiplexor de selecție este controlat de semnalele S_1 și S_0 (tabelul 1.16a).

TABELUL 1.16a. Selecția adresei


S_1	S_0	Informația la ieșirile Y_i
0	0	Numărătorul de microprogram (μPC)
0	1	Registru de adresă (AR)
1	0	Stiva de subrutine (STKO)
1	1	Intrările directe (D)

TABELUL 1.16b. Operațiile cu stiva

\overline{FE}	PUP	Acțiunea asupra stivei
1	X	Nu se modifică
0	1	Se incrementează pointer-ul, se introduce PC în stivă (PUSH)
0	0	Se scoate din stivă (POP)

TABELUL 1.16c. Ieșirile Y_i

OR _i	\overline{ZERO}	\overline{OE}	Ieșirile Y_i
X	X	1	Hi-Z
X	0	0	0
1	1	0	1
0	1	0	Selectate de S_1, S_0



Notă: La Am 2911 R_i și D_i sînt conectate împreună și nu există intrările OR_i

Fig. 1.21. Schema detaliată a secvențiatorului Am 2909/2911

scoatere din stivă (POP). Ieșirea stivei se poate utiliza ca adresă de revenire în ciclul de microinstrucțiune curent. Următorul front pozitiv al ceasului, începutul ciclului următor, va decrementa *pointer*-ul de stivă modificând adresa locației punctate, deci ieșirea stivei. Dacă intrarea de validare \overline{FE} este "1" *pointer*-ul de stivă este inhibat indiferent de valoarea celorlalte intrări, PUP și CP. Deoarece stiva are o capacitate de patru cuvinte este permisă înlănțuirea (*nesting*) a maximum patru subrutine.

Ieșirea Y a secvențiatorului, adresa memoriei de microprograme, depinde de semnalele OR, \overline{ZERO} și \overline{OE} (tabelul 1.16c). Intrarea \overline{ZERO} se utilizează pentru a forța ieșirile Y la "0" indiferent de valoarea celorlalte intrări, cu excepția intrării \overline{OE} . Intrările OR servesc pentru a forța ieșirile Y la "1" permițând implementarea anumitor instrucțiuni de salt. Ieșirile Y ale secvențiatorului sunt de tip "trei-stări" fiind validate cu ajutorul semnalului \overline{OE} . Acest

TABELUL 1.17. Instrucțiuni de adresare Am 2909/2911

Ciclu	S ₁	S ₀	\overline{FE}	PUP	μPC	AR	Stivă ₀	Stivă ₁	Stivă ₂	Stivă ₃	Y	Utilizare
N N+1	0 -	0 -	0 -	0 -	J J+1	K K	R _a R _b	R _b R _c	R _c R _d	R _d R _e	J -	Extragere din stivă, sfârșit de buclă.
N N+1	0 -	0 -	0 -	1 -	J J+1	K K	R _a J	R _b R _c	R _c R _d	R _d R _e	J -	Introducere în stivă, inițializare de buclă.
N N+1	0 -	0 -	1 -	X -	J J+1	K K	R _a R _b	R _b R _c	R _c R _d	R _d R _e	J -	Continue.
N N+1	0 -	1 -	0 -	0 -	J K+1	K K	R _a R _b	R _b R _c	R _c R _d	R _d R _e	K -	Extragere din stivă și salt pe AR, sfârșit de buclă.
N N+1	0 -	1 -	0 -	1 -	J K+1	K K	R _a J	R _b R _c	R _c R _d	R _d R _e	K -	Introducere în stivă și salt pe AR, salt la subrutină (JSR AR).
N N+1	0 -	1 -	1 -	X -	J K+1	K K	R _a R _b	R _b R _c	R _c R _d	R _d R _e	K -	Salt la adresa din AR, salturi necondiționate.
N N+1	1 -	0 -	0 -	0 -	J R _a +1	K K	R _a R _b	R _b R _c	R _c R _d	R _d R _e	R _a -	Salt la adresa din stivă și extragere din stivă, revenire din subrutină.
N N+1	1 -	0 -	0 -	1 -	J R _a +1	K K	R _a R _b	R _b R _c	R _c R _d	R _d R _e	R _a -	Salt la adresa din stivă, revenire din buclă.
N N+1	1 -	1 -	0 -	0 -	J D+1	K K	R _a R _b	R _b R _c	R _c R _d	R _d R _e	D -	Extragere din stivă și salt la adresa D, sfârșit de buclă.
N N+1	1 -	1 -	0 -	1 -	J D+1	K K	R _a J	R _b R _c	R _c R _d	R _d R _e	D -	Introducere în stivă și salt la adresa D, salt la subrutină.
N N+1	1 -	1 -	1 -	X -	J D+1	K K	R _a R _b	R _b R _c	R _c R _d	R _d R _e	D -	Salt la adresa D, salt necondiționat.

lucru poate fi util dacă se dorește controlul extern al memoriei de microprograme. Secvențiatoarele interne se trec în starea a treia, de impedanță mare, permițându-se generarea externă a adresei de microprogram cu scopul, de exemplu, de a executa diverse microsubrutine de testare.

În tabelul 1.17 se ilustrează modul în care, cu ajutorul semnalelor S_1 , S_0 , \overline{FE} și PUP, se pot obține diverse instrucțiuni de adresare pentru secvențiatoarele Am 2909/2911. Cele patru semnale definesc adresa care se generează la ieșirile Y și starea registrelor interne după aplicarea ceasului, frontul pozitiv. În tabelul 1.17 se presupune că în ciclul N numărătorul de microprogram μPC conține informația J, registrul de adresă AR, informația K și stiva informațiile $R_a - R_d$. După aplicarea ceasului, deci în ciclul $N + 1$, starea registrelor interne este definită de cele patru semnale S_1 , S_0 , \overline{FE} , PUP. De exemplu, în cazul instrucțiunii JSR AR, salt la subrutina de la adresa dată de AR, în ciclul N adresa Y este egală cu conținutul registrului AR, μPC are valoarea J, iar stiva conține $R_a - R_d$. În ciclul $N + 1$, μPC va fi egal cu valoarea adresei generate la ieșirile Y incrementată cu 1, deci $K + 1$, iar stiva va conține J, $R_a - R_c$, deci adresa de revenire din subrutină.

1.2.3.6. Circuitul de control Am 29811

Circuitul Am 29811 este destinat generării semnalelor de control și validare pentru secvențiatoare construite cu Am 2911 [15]. Funcționarea circuitului este determinată de intrările de instrucțiune $I_3 - I_0$. Circuitul generează

TABELUL 1.18. Instrucțiuni de adresare Am 2911 realizate cu Am 29811

Cod mnemonic	I_3	I_2	I_1	I_0	Instrucțiunea
JZ	0	0	0	0	Salt la adresa zero
CJS	0	0	0	1	Salt condiționat la subrutină cu adresa de salt în registrul <i>pipeline</i>
JMAP	0	0	1	0	Salt la adresa de la ieșirea PROM-ului de secvențe, de <i>mapare</i>
CJP	0	0	1	1	Salt condiționat la adresa din registrul <i>pipeline</i>
PUSH	0	1	0	0	Introducere în stivă și încărcare condiționată a numărătorului
JSRP	0	1	0	1	Salt la subrutină cu adresa selectată condiționat între registrul AR din Am 2911 și registrul <i>pipeline</i>
CJV	0	1	1	0	Salt condiționat la adresa vector
JRP	0	1	1	1	Salt la adresa selectată condiționat între registrul AR din Am 2911 și registrul <i>pipeline</i>
RFCT	1	0	0	0	Repetă bucla dacă numărătorul este \neq zero
RPCT	1	0	0	1	Repetă adresa <i>pipeline</i> dacă numărătorul \neq zero
CRTN	1	0	1	0	Revenire condiționată din subrutină
CJPP	1	0	1	1	Salt condiționat la adresa din registrul <i>pipeline</i> și extragere din stivă
LDCT	1	1	0	0	Încărcare registru și <i>Continue</i>
LOOP	1	1	0	1	Test sfârșit de buclă
CONT	1	1	1	0	<i>Continue</i>
JP	1	1	1	1	Salt la adresa din registrul <i>pipeline</i>

semnalele de control S_1 , S_0 , \overline{FE} , \overline{PUP} și semnalele de validare $\overline{COUNTER_LOAD}$, încărcare numărător, $\overline{COUNTER_ENABLE}$, validare numărător, $\overline{MAP_ENABLE}$, validare secvență, $\overline{PIPELINE_ENABLE}$, validare registru *pipeline*. Instrucțiunile de adresare implementate cu Am 29811 sunt date în tabelul 1.18. Aceste instrucțiuni sunt similare cu instrucțiunile de adresare ale secvențiatorului Am 2910, descrise detaliat în paragraful următor.

1.2.3.7. Controlorul de microprogram Am 2910

Controlorul de microprogram Am 2910 generează o adresă de microprogram de lungime fixă, putând adresa până la 4096 de microinstrucțiuni. Deci, spre deosebire de Am 2909/2911, circuitul nu poate fi conectat în cascadă pentru obținerea unor adrese de microprogram mai mari de 12 biți.

Schema-bloc a controlorului de microprogram este dată în figura 1.22.




Fig. 1.22. Schema-bloc a controlorului de microprogram Am 2910

Am 2910 implementează 16 instrucțiuni de adresare (tabelul 1.19).

Controlorul este alcătuit dintr-un multiplexor de selectare a adresei, dintr-un registru-numărător, o stivă de 5 cuvinte, un numărător de microprogram și un PLA pentru decodificarea instrucțiunilor. Multiplexorul poate selecta ca adresă de microprogram intrarea directă D, ieșirea registrului/numărător, ieșirea stivei sau ieșirea numărătorului de microprogram.

TABELUL 1.19. Instrucțiunile de adresare ale lui Am 2910

I_3-I_0 (zecimal)	Instrucțiunea	REG./NUM.	Test nereușit $\overline{CCEN}=0$ și $\overline{CC}=1$		Test reușit $\overline{CCEN}=1$ sau $\overline{CC}=0$		REG./NUM.	Validare
			Y	Stiva	Y	Stiva		
0	JZ	X	0	INIT	0	INIT	—	PL
1	CJS	X	PC	—	D	PUSH	—	PL
2	JMAP	X	D	—	D	—	—	MAP
3	CJP	X	PC	—	D	—	—	PL
4	PUSH	X	PC	PUSH	PC	PUSH	Nota 2	PL
5	JSRP	X	R	PUSH	D	PUSH	—	PL
6	CJV	X	PC	—	D	—	—	VECT
7	JRP	X	R	—	D	—	—	PL
8	RFCT	$\neq 0$ $= 0$	F PC	— POP	F PC	— POP	DECR —	PL PL
9	RPCT	$\neq 0$ $= 0$	D PC	— —	D PC	— —	DECR —	PL PL
10	CRTN	X	PC	—	F	POP	—	PL
11	CJPP	X	PC	—	D	POP	—	PL
12	LDCT	X	PC	—	PC	—	INC	PL
13	LOOP	X	F	—	PC	POP	—	PL
14	CONT	X	PC	—	PC	—	—	PL
15	TWB	$\neq 0$ $= 0$	F D	— POP	PC PC	POP POP	DECR —	PL PL

Note: 1. "—" — nu se modifică; X — nu are importanță; DECR — decrementare; INC — încărcare; INIT — inițializare.
2. nu se modifică dacă $\overline{CCEN} = 0$ și $\overline{CC} = 1$, în celelalte cazuri INC.

Registrul/numărător este alcătuit din 12 bistabili de tip D acționați pe frontul pozitiv al ceasului CP. Dacă semnalul de validare a încărcării RLD este pe "0" registrul se încarcă sincron cu informația prezentă la intrările directe D, indiferent de operația specificată de instrucțiunea $I_0 - I_3$.

Registrul/numărător poate funcționa și ca numărător-decrementor, semnalul de zero, generat de detectorul de zero asociat, servind la implementarea instrucțiunilor de buclare. Pentru a executa o secvență de microinstrucțiuni de N ori numărătorul trebuie încărcat cu valoarea $N - 1$.

Numărătorul de microprogram este compus dintr-un registru de 12 biți și un incrementor pe 12 biți. Ca și la Am 2909/2911, incrementorul poate fi controlat cu ajutorul intrării de transport CI. Dacă CI este "1" registrul de microprogram este încărcat sincron, pe frontul pozitiv al ceasului, cu adresa curentă incrementată cu 1 ($Y + 1$). Dacă CI este "0" incrementorul nu modifică adresa Y, astfel încât aceeași microinstrucțiune se execută până când CI devine "1".

A treia sursă pentru adresa de microprogram este ieșirea stivei utilizată pentru revenirea din microsubrutine sau pentru execuția buclilor de microprogram. Ca și la Am 2909/2911 stiva este adresată de un *pointer* de stivă care punctează ultima locație scrisă, ceea ce permite buclări de microprogram fără efectuarea unei operații de scoatere din stivă (instrucțiunile RFCT, RPCT). *Pointer*-ul de stivă funcționează ca un numărător bidirecțional incrementat de o operație PUSH și decrementat de o operație POP. Capacitatea stivei, 5 cuvinte, permite apelarea înlănțuită (*nesting*) a maximum 5 subrutine. După apelarea celei de-a cincea subrutine ieșirea FULL devine "0" semnalând umplerea stivei. În acest caz orice operație de introducere în stivă (PUSH) scrie numai în vârful stivei, lăsând nemodificat *pointer*-ul de stivă. Această operație, în general distructivă, este de obicei interzisă. Operația de scoatere (POP) din stiva goală este, de asemenea, validă, dar trebuie ținut cont că la ieșirile Y ale controlorului se va plasa o informație fără sens, *pointer*-ul de stivă rămânând pe zero, nemodificat.

Ultima sursă pentru adresa de microprogram este constituită de intrările directe D, utilizate de obicei ca adresă de salt.

Controlorul Am 2910 generează în exterior semnalele de validare \overline{PL} , \overline{MAP} și \overline{VECT} cu ajutorul cărora se pot selecta sursele intrării directe D [15]. Semnalul \overline{PL} este destinat pentru selecția primei surse a intrării directe D, de obicei registrul *pipeline* de microinstrucțiune. Semnalul \overline{MAP} selectează a doua sursă, de regulă un PROM sau un PLA pentru generarea adreselor de început, de *mapare*, ale secvențelor de microprogram. Semnalul \overline{VECT} se poate utiliza pentru selecția unei a treia surse a intrărilor D, de exemplu vectorul de întrerupere sau o adresă DMA.

Am 2910 este prevăzut cu o intrare de testare a condițiilor, \overline{CC} , la care se poate conecta, de exemplu, ieșirea CT a circuitului Am 2904 (§ 1.2.3.4). Testul este adevărat dacă \overline{CC} este "0". Intrarea \overline{CCEN} invalidează intrarea \overline{CC} , controlorul funcționând în starea în care testul este reușit (ca și cum \overline{CC} ar fi "0").

La fel ca la Am 2909/2911, ieșirile Y de tip "trei-stări" permit controlul din exterior al structurii microprogramate a cărei funcție de secvențiere este implementată cu Am 2910. \overline{OE} pe "1" invalidează ieșirile controlorului Am 2910 pe busul "trei-stări" de adresă permițând adresarea din exterior a memoriei de microprograme.

În tabelul 1.19 sunt descrise sintetic instrucțiunile executate de Am 2910 indicându-se starea ieșirilor Y, a semnalelor de validare \overline{PL} , \overline{MAP} și \overline{VECT} generate în exterior, a registrului/numărător și a stivei. Valoarea efectivă a adresei de microprogram de la ieșirile Y este selectată, așa cum s-a mai spus, prin intermediul unui multiplexor. Informația încărcată în numărătorul de microprogram depinde de valoarea intrării CI, putând fi ieșirea Y sau ieșirea Y incrementată cu 1. Orice instrucțiune validează, poziționând pe "0", numai una din ieșirile \overline{PL} , \overline{MAP} și \overline{VECT} .

Controlorul Am 2910 poate adresa microinstrucțiunea următoare cu ajutorul a 16 instrucțiuni (tabelul 1.19). Aceste instrucțiuni sunt de trei feluri: necondiționate, al căror efect asupra adresei este dat numai de instrucțiune; condiționate, al căror efect asupra adresei depinde și de o informație exterioară controlorului; instrucțiuni al căror efect este controlat de conținutul registrului/numărător. În cele ce urmează se va presupune că intrarea CI este pe "1", deci că incrementorul funcționează încărcând Y+1 în registrul de microprogram.

La instrucțiunile de salt condiționat rezultatul testului de care depinde adresa efectivă se aplică pe intrarea \overline{CC} . Dacă această intrare este "0" se consideră că testul este adevărat, reușit. În acest caz apare acțiunea specificată de numele instrucțiunii. Dacă intrarea \overline{CC} este "1" testul este fals, nereușit, executându-se o acțiune alternativă, de obicei microinstrucțiunea următoare secvențial. Testarea internă a intrării \overline{CC} poate fi invalidată prin poziționarea pe "1", prin microprogram, a semnalului \overline{CCEN} . În acest caz se "forțează" acțiunea specificată de numele instrucțiunii. Pentru a nu folosi un bit de microinstrucțiune pentru controlul semnalului \overline{CCEN} se poate recurge la următoarele artificii:

- conectarea la "1" a intrării \overline{CCEN} , dacă nu există microinstrucțiuni condiționate;
- conectarea intrării \overline{CCEN} la "0", dacă instrucțiunile condiționate nu sunt forțate niciodată să funcționeze necondiționat;
- conectarea intrării \overline{CCEN} împreună cu bitul de instrucțiune I_0 , ceea ce permite utilizarea instrucțiunilor condiționate PUSH, CJV și CRTN.

În instrucțiunile condiționate, folosite pentru buclări, care utilizează registrul/numărător, acesta este decrementat atât timp cât nu este zero. În ciclul de microinstrucțiune în care registrul/numărător devine zero, instrucțiunea selectează o altă adresă următoare ieșind din bucla de microprogram.

Figura 1.23 ilustrează cele 16 instrucțiuni ale controlorului de microprogram Am 2910, prin indicarea succesiunii adreselor de microprogram. Valoarea adreselor alese nu are nici o importanță cu excepția instrucțiunii JZ. Exemplele se referă la o structură de tip *pipeline*, fiecare punct reprezentând timpul cât conținutul microinstrucțiunii se află în registrul *pipeline*.




Fig. 1.23. Instrucțiunile de adresare ale controlorului Am 2910

Instrucțiunea 0, JZ (JUMP ZERO sau RESET), este o instrucțiune de salt necondiționat în care adresa microinstrucțiunii următoare este zero. Această instrucțiune se poate utiliza în secvența de punere sub tensiune pentru generarea adresei de început a microprogramului.

*Instrucțiunea 1, CJS (CONDITIONAL JUMP-TO-SUBROUTINE), este o instrucțiune de salt condiționat la adresa din registrul *pipeline*. Când conținutul microinstrucțiunii de la adresa 52 este în registrul *pipeline* se va executa o instrucțiune CJS. În acest caz adresa următoare depinde de rezultatul unui test. Dacă testul reușește, microinstrucțiunea *ce* va fi executată în continuare, deci care se va încărca în registrul *pipeline*, va fi cea de la adresa 90 generată de intrările directe D, unde este validat cu ajutorul semnalului *PL* registrul *pipeline* (câmpul de bransare, de constantă sau de adresă următoare al microinstrucțiunii). Adresa 53 a microinstrucțiunii următoare, adresa de revenire din subrutină, este introdusă în stivă. Revenirea din subrutină se face la adresa 93 prin execuția unei instrucțiuni RETURN-FROM-SUBROUTINE. Dacă testul nu reușește, următoarea microinstrucțiune executată va fi cea de la adresa 53.*

*Instrucțiunea 2, JMAP (JUMP MAP), este o instrucțiune de salt necondiționat. Adresa de salt este dată de intrările directe D, unde se validează cu ajutorul semnalului *MAP* PROM-ul sau PLA-ul pentru generarea adreselor de început ale diverselor secvențe de microprogram. Instrucțiunea JMAP se poate utiliza, de exemplu, într-o unitate centrală microprogramată la sfârșitul secvenței de extragere (FETCH) a instrucțiunii-mașină pentru a continua microprogramul cu secvența specifică de tratare a instrucțiunii respective. În exemplul din figura 1.23 secvența de extragere se termină cu microinstrucțiunea de la adresa 53 care conține codul instrucțiunii JMAP. Următoarea microinstrucțiune executată, cea de la adresa 90, va fi microinstrucțiunea de început a unei secvențe specifice instrucțiunii-mașină citite anterior. Adresa acestei noi microinstrucțiuni este dată la intrările directe D, de un PROM sau un PLA validate de instrucțiunea JMAP.*

*Instrucțiunea 3, CJP (CONDITIONAL JUMP PIPELINE), este o instrucțiune de salt condiționat. Această instrucțiune permite salturi în microprogram condiționate de valoarea indicatorilor de condiție reuniți la intrarea *CC* a controlorului. După cum se știe, mașinile microprogramate, mașinile programate în general, testează în diverse puncte de funcționare anumiți indicatori, uneori așteptând ca aceștia să-și modifice valoarea. Atunci când testul reușește, indicatorul și-a modificat valoarea iar microprogramul sare pentru a executa altă secvență de microinstrucțiuni specifică rezultatului testului. În figura 1.23 saltul condiționat CJP se execută de microinstrucțiunea de la adresa 52. Adresa următoare va fi dată fie de conținutul numărătorului de microprogram, fie de intrările directe D la care se validează registrul *pipeline*. Dacă testul reușește adresa următoare este cea din registrul *pipeline* (30). Dacă testul nu reușește adresa următoare este cea dată de numărătorul de program (53).*

Instrucțiunea 4, PUSH (PUSH/CONDITIONAL LOAD COUNTER), este o instrucțiune utilizată în principal la inițializarea buclelor de microprogram.

Instrucțiunea PUSH, executată în microinstrucțiunea 52, va introduce adresa următoare (53) în stivă și va încărcă în mod condiționat registrul/numărător. Dacă testul nu reușește registrul/numărător nu se încarcă. Dacă testul reușește registrul/numărător se va încărca cu valoarea dată la intrările directe D de registrul *pipeline* validat de semnalul PL. Instrucțiunea RFCT poate utiliza rezultatele instrucțiunii PUSH (adresa introdusă în stivă și numărul de bucle introdus în registrul/numărător) pentru execuția efectivă a buclelor de microprogram.

Instrucțiunea 5, JSRP (CONDITIONAL JUMP-TO-SUBROUTINE REGISTER/PIPELINE), este o instrucțiune de salt condiționat. Instrucțiunea, așa cum se vede și în figura 1.23, introduce întotdeauna adresa următoare (55) în stivă și execută condiționat una din cele două subrutine (cea de la adresa 80 sau cea de la adresa 90). Pentru ca instrucțiunea JSRP să fie corect executată trebuie avut grijă ca registrul/numărător să fie anterior încărcat cu valoarea dorită. În figura 1.23 registrul/numărător poate fi încărcat, de exemplu, cu valoarea 90, de microinstrucțiunea de la adresa 53. La execuția microinstrucțiunii de la adresa 54 adresa subrutinei ce va fi executată în continuare depinde de rezultatul testului de condiție. Dacă testul reușește adresa următoare este dată de câmpul de bransare din registrul *pipeline* (80). Dacă testul nu reușește adresa următoare este dată de conținutul registrului/numărător (încărcat anterior cu valoarea 90).

Instrucțiunea 6, CJV (CONDITIONAL JUMP VECTOR), este o instrucțiune de salt condiționat la o adresă validată la intrările directe D cu ajutorul semnalului de validare VECT. Această instrucțiune permite generarea adreselor subrutinelor de tratare a întreruperilor. Pentru că instrucțiunea este condiționată, adresa următoare depinde de rezultatul testului făcut asupra intrării CC. Dacă intrarea CC este "0", testul reușit, adresa următoare este generată din exterior la intrările directe D (20). Dacă intrarea CC este "1", testul nereușit, adresa următoare (53) este dată de numărătorul de microprogram.

Instrucțiunea 7, JRP (CONDITIONAL JUMP REGISTER/PIPELINE), este o instrucțiune de salt condiționat similară cu instrucțiunea JSR. Diferența constă în faptul că instrucțiunea JRP nu execută nici o operație asupra stivei. În exemplul din figura 1.23 se presupune că după încărcarea microinstrucțiunii de la adresa 53 în registrul *pipeline*, registrul/numărător este deja încărcat cu valoarea utilă 70. Câmpul de salt al microinstrucțiunii 53 constituie cealaltă adresă utilă (80) execuției instrucțiunii JRP. În acest fel, în funcție de rezultatul testului, microinstrucțiunea executată în continuare va fi cea de la adresa 70, testul nereușit, sau cea de la adresa 80, testul reușit.

Instrucțiunea 8, RFCT (REPEAT LOOP, FILE, COUNTER \neq ZERO), este o instrucțiune de salt condiționat utilizată în realizarea buclelor de microprogram. Pentru a fi corect executată trebuie ca în prealabil registrul/numărător și stiva să fie încărcate cu numărul de buclări, respectiv cu adresa de început a buclei. Aceasta se poate face, de exemplu, cu o instrucțiune PUSH. Instrucțiunea RFCT verifică dacă registrul/numărător este diferit de zero. Dacă registrul/numărător este diferit de zero, acesta se decrementează, iar adresa microinstrucțiunii următoare este luată din vârful stivei (adresa de început a buclei). Operația

de citire din stivă nu este însoțită de o decrementare a *pointer*-ului de stivă, ceea ce permite reluarea buclei până când registrul/numărător devine zero. Atunci, când se ajunge la această situație, condiția de ieșire din buclă, adresa microinstrucțiunii următoare este dată de numărătorul de microprogram. Stiva se modifică, se reface, prin execuția unei operații POP. În exemplul din figura 1.23 microinstrucțiunea de la adresa 50 execută o instrucțiune PUSH introducând valoarea N în registrul/numărător (numărul de bucle = $N+1$) și adresa 51, adresa de început a buclei, în stivă. Deoarece testarea numărului de bucle se face la sfârșitul buclei în microinstrucțiunea 54, valoarea care trebuie încărcată în registrul/numărător este numărul dorit de buclări plus 1. În acest fel se pot efectua cu ajutorul controlorului Am 2910 bucle de $1 \div 4096$ ori. Dacă se dorește să se execute bucle de $0 \div 4095$ ori, testarea ieșirii din buclă trebuie făcută la începutul buclei.

Instrucțiunea 9, RPCT (REPEAT LOOP, PIPELINE REGISTER, COUNTER \neq ZERO), este o instrucțiune similară cu instrucțiunea RFCT. Diferența constă în faptul că adresa de început a buclei este dată de intrările directe D, unde este validat câmpul de salt din microinstrucțiunea aflată în registrul *pipeline*. Uneori această instrucțiune este folosită ca un mijloc de extensie a stivei deoarece ea permite execuția unei bucle, chiar după ce stiva este plină. La sfârșitul buclei instrucțiunea RPCT nu modifică stiva. În exemplul din figura 1.23 bucla conține o singură microinstrucțiune (52) care va executa și instrucțiunea de adresare RPCT. Câmpul de salt al microinstrucțiunii trebuie să aibă valoarea 52, adresa de început a buclei. Ca și în cazul instrucțiunii RFCT registrul/numărător trebuie încărcat în prealabil cu numărul dorit de buclări. Acest lucru este făcut de microinstrucțiunea 51 cu ajutorul unei instrucțiuni LDCT.

Instrucțiunea 10, CRTN (CONDITIONAL RETURN), este o instrucțiune de salt condiționat utilizată pentru ieșire din subrutine și revenire la microinstrucțiunea următoare microinstrucțiunii apelante. Revenirea se face numai dacă testul reușește. Dacă testul nu reușește se execută microinstrucțiunea următoare secvențial. Deși este o instrucțiune condiționată, prin microprogram se poate forța o funcționare necondiționată, poziționând semnalul CCEN pe "1". Apelarea subrutinei în microinstrucțiunea 52 presupune introducerea în stivă a adresei 53 și continuarea microprogramului cu prima microinstrucțiune a subrutinei apelate (90). Microinstrucțiunea 93 execută o CRTN condiționată. Dacă testul reușește se efectuează o operație POP și adresa microinstrucțiunii următoare va fi 53. Dacă testul nu reușește, se va executa microinstrucțiunea 94. Microprogramul va continua până la sfârșitul subrutinei unde va întâlni din nou o instrucțiune CRTN. Pentru ca instrucțiunea să fie executată necondiționat trebuie avut grijă ca microinstrucțiunea respectivă să poziționeze intrarea de validare CCEN pe "1".

Instrucțiunea 11, CJPP (CONDITIONAL JUMP PIPELINE AND POP), este o instrucțiune de salt condiționat și poate fi utilizată la ieșirea din buclele de microprogram sau în diverse operații cu stiva. În figura 1.23 bucla de microprogram este formată din microinstrucțiunile 51-55. Microinstrucțiunile

de la adresele 52, 53, 54 sunt toate de tip CJPP. În acest fel se pot asigura mai multe puncte de ieșire condiționată dintr-o buclă de microprogram. De exemplu, la adresa 52 dacă intrarea \overline{CC} este pe "0", testul reușit, se va face un salt la adresa 70. *Pointer*-ul de stivă va fi decrementat păstrându-se astfel corectitudinea stivei (anterior, de exemplu, la adresa 50, se introdusesse în stivă adresa de început a buclei). Dacă testul nu reușește, $\overline{CC} = 1$, se va executa microinstrucțiunea 53. În același fel se poate ieși din buclă la adresele 53 și 54. Instrucțiunea CJPP este foarte utilă atunci când bucla de microprogram testează mai mulți indicatori așteptând modificarea unuia dintre ei. Instrucțiunea CJPP permite, de asemenea, utilizarea comodă în implementarea microprogramelor a cunoscutei tehnici de programare cu tabele de salturi.

Instrucțiunea 12, LDCT (LOAD COUNTER AND CONTINUE), este o instrucțiune necondiționată care permite încărcarea registrului/numărător cu informația prezentă la intrările directe D. Intrările D sunt de obicei conectate la câmpul de constantă al microinstrucțiunii aflate în registrul *pipeline*. Acest câmp de constantă poate servi ca adresă de salt sau pentru încărcarea registrului/numărător. După cum s-a văzut există trei moduri de a încărca registrul/numărător:

- o încărcare simplă cu ajutorul instrucțiunii LDCT;
- o încărcare condiționată cu instrucțiunea PUSH;
- o încărcare "hardware" cu ajutorul semnalului \overline{RLD} indiferent de

instrucțiunea $I_0 - I_3$.

Instrucțiunea LDCT este de fapt o combinație între instrucțiunea CONT și $\overline{RLD} = 0$ cu scopul de a asigura o posibilitate simplă de încărcare a registrului/numărător, fără a mai fi nevoie de controlul prin microprogram al intrării \overline{RLD} .

Instrucțiunea 13, LOOP (TEST END-OF-LOOP), este o instrucțiune de salt condiționat. LOOP permite ieșirea condiționată dintr-o buclă, la sfârșitul ei. Dacă testul este reușit se reia bucla de la adresa dată de ieșirea stivei. Dacă testul nu este reușit microprogramul se continuă secvențial. În exemplul din figura 1.23 instrucțiunea LOOP se execută la adresa 56. Dacă testul nu reușește, microprogramul va sări la adresa 52 încărcată anterior în stivă, în microinstrucțiunea de la adresa 51, printr-o instrucțiune PUSH. Dacă testul reușește microprogramul iese din buclă trecând la microinstrucțiunea 57 și refăcând stiva prin decrementarea *pointer*-ului de stivă.

Instrucțiunea 14, CONT (CONTINUE), permite execuția secvențială a microprogramului. Această instrucțiune de adresare este cea mai simplă, ea putând fi considerată în unele situații și ca o instrucțiune neoperantă.

Instrucțiunea 15, TWB (THREE-WAY BRANCH), constituie o instrucțiune de salt condiționat. Este cea mai complexă instrucțiune de adresare a controlorului Am 2910 asigurând atât testarea intrării \overline{CC} cât și a registrului/numărător. Instrucțiunea selectează adresa următoare între ieșirea stivei, registrul *pipeline* și numărătorul de microprogram. Ca și în cazul instrucțiunii RFCT trebuie încărcate în prealabil numărul de buclări în registrul/numărător și adresa de început a buclei în stivă. TWB efectuează ca și RFCT operații de decrementare și salt până când registrul/numărător devine zero. Adresa de salt este luată din

vârful stivei. După ce registrul/numărător devine zero, adresa următoare este dată de registrul *pipeline*. Acest mod de execuție corespunde situației în care testul nu reușește. Dacă testul reușește nu se mai face nici un salt și adresa următoare este dată de numărătorul de microprogram. La ieșirea din buclă, pe registrul/numărător zero sau pe test-reușit, stiva se reface prin decrementarea *pointer*-ului de stivă. În figura 1.23 se dă un exemplu de utilizare a instrucțiunii TWB în cazul unei operații de căutare într-un tabel. Microinstrucțiunea 63 execută o operație PUSH introducând adresa 64 în stivă și numărul N în registrul/numărător (lungimea tabelului - 1). Microinstrucțiunea de la adresa 64 extrage din tabel elementul următor și îl compară cu cheia de căutare. Microinstrucțiunea 65 testează rezultatul comparației executând o instrucțiune de adresare TWB. Dacă elementul extras din tabel nu este cel căutat testul nu reușește și microprogramul revine la adresa 64 pentru o nouă citire în tabel. Dacă registrul/numărător devine zero se sare la adresa 72 unde începe secvența specifică situației în care elementul căutat nu a fost găsit în tabel. Dacă elementul căutat se găsește în tabel microprogramul iese din bucla de căutare executând microinstrucțiunea 66 care reprezintă începutul secvenței specifice acestei situații. La ieșirea din buclă instrucțiunea TWB reface stiva decrementând *pointer*-ul de stivă.

1.2.3.8. Controlorul de program Am 2930


Controlorul de program Am 2930 este un circuit expandabil destinat implementării funcției de adresare la nivel de program (adresarea instrucțiunilor) sau la nivel de microprogram (adresarea microinstrucțiunilor).

Schema-bloc a circuitului se dă în figura 1.24.

Circuitul este compus din următoarele elemente principale:

- numărător de program (PC);
- stivă LIFO pentru subrutine (S);
- registrul de lucru (R);
- sumator;
- decodificator de instrucțiuni.

Numărătorul de program este alcătuit dintr-un registru, un incrementor și un multiplexor de intrare. Registrul de patru bistabili de tip D este acționat pe frontul pozitiv al ceasului CP. Incrementorul este realizat cu transport anticipat pentru mărirea vitezei circuitului. La conectarea în cascadă ieșirea C_{i+4} a incrementorului se conectează la intrarea de transport C_i a circuitului următor. Ieșirea incrementorului este egală cu intrarea plus C_i . Este deci posibil să se controleze întregul incrementor prin intermediul intrării C_i a celui mai puțin semnificativ circuit. Dacă această intrare este pe "0" incrementorul va lăsa nemodificată ieșirea multiplexorului, iar dacă este pe "1" o va incrementa cu 1. Incrementorul este inhibat intern, în timpul anumitor instrucțiuni de adresare, de semnalul INC. Multiplexorul permite selectarea informației de intrare în incrementor între PC și sumator.



Notă: * Control intern

Fig. 1.24. Schema-bloc a controlului de program Am 2930

Stiva LIFO este alcătuită dintr-un multiplexor de intrare, o memorie RAM de 17 x 4 biți și un *pointer* (SP) pentru adresare. SP punctează întotdeauna ultimul cuvânt scris în RAM, vârful stivei, disponibil deci la ieșirea S a stivei. Informația care se scrie în stivă poate fi selectată cu ajutorul multiplexorului între intrările directe D și PC. Scrierea în stivă se face la adresa SP+1, iar citirea, la adresa SP. *Pointer*-ul SP este un numărător bidirecțional acționat pe frontul pozitiv al ceasului. Atunci când stiva este plină se inhibă incrementarea SP, iar când stiva este goală, decrementarea lui. De asemenea, atunci când stiva este plină se inhibă și operația de scriere în RAM. Când stiva este goală ieșirea *EMPTY* este poziționată pe "0", iar atunci când este plină, ieșirea *FULL* se poziționează pe "0".

Registrul de lucru poate fi încărcat fie cu informația prezentă la intrările directe D, fie cu ieșirea sumatorului. Este acționat pe frontul pozitiv al ceasului și este validat de intrarea externă \overline{RE} sau, intern, de semnalul RSEL, în timpul instrucțiunilor de adresare. Intrarea \overline{RE} este prioritară validând atunci când este "0", încărcarea în R a intrărilor D, indiferent de instrucțiune.

Sumatorul binar pe patru biți are, ca și numărătorul de program, transport anticipat pentru mărirea vitezei circuitului. În vederea obținerii transportului anticipat într-o conectare în cascadă, Am 2930 generează semnalele \overline{P} și \overline{G} . Pentru sisteme mai lente se poate conecta ieșirea C_{n+4} la intrarea C_n a următorului circuit obținându-se, în acest fel, o structură cu transport-serie. Multiplexoarele de la intrările sumatorului permit selectarea perechilor de operanzi în funcție de instrucțiunea de adresare.

Decodificatorul de instrucțiuni generează semnalele necesare stabilirii căilor de informație și validării operațiilor de încărcare în PC, R, SP, RAM. Intrarea de condiție \overline{CC} este utilizată pentru decodificare numai în instrucțiuni de salt condiționat ($\overline{CC}=0$ reprezintă testul reușit). Intrarea \overline{IEN} de validare-instrucțiune inhibă operațiile cu PC, SP și de scriere în stivă, atunci când este pe "1". De asemenea, atunci când $\overline{IEN}=1$ registrul R este controlat numai de intrarea de validare \overline{RE} , indiferent de instrucțiunea de adresare.

Am 2930 poate executa 32 de instrucțiuni de adresare specificate de biții de instrucțiune I_0-I_4 (tabelul 1.20). Instrucțiunile de adresare ale lui Am 2930 pot fi împărțite în:

- instrucțiuni de extragere necondiționată;
- instrucțiuni de salt condiționat;
- instrucțiuni de salt condiționat la subrutină;
- instrucțiuni de revenire condiționată din subrutină;
- instrucțiuni diverse.

Instrucțiunile de extragere necondiționată (1÷9) permit citirea (extragerea) la ieșirile Y ale circuitului a unor elemente din interiorul lui (PC, R, D, S). În tabelul 1.20 se observă că pentru toate instrucțiunile de extragere PC este incrementat cu valoarea intrării C_i a celui mai puțin semnificativ circuit (într-o structură cu mai multe Am 2930 conectate în cascadă). Pentru instrucțiunile 1÷7 registrul de lucru R este controlat de intrarea de validare \overline{RE} . Pentru instrucțiunile 8 și 9 registrul R este încărcat cu PC, respectiv R+D. În timpul instrucțiunilor de extragere stiva nu este modificată.

Instrucțiunile de salt condiționat (16÷21) permit selectarea adresei următoare în funcție de intrarea de test \overline{CC} . Dacă testul reușește, $\overline{CC}=0$, adresa următoare este o funcție de elementele din interiorul controlorului (R, D, PC, "0"). Se observă în tabelul 1.20 că această funcție, selectată prin instrucțiunea de adresare, eventual incrementată cu 1, este încărcată în PC. Dacă testul nu reușește, $\overline{CC}=1$, se va executa o operație FETCH PC, adresa următoare fiind dată de PC. Instrucțiunile de salt condiționat nu modifică stiva.

Instrucțiunile de salt condiționat la subrutină (22÷27) permit apelarea condiționată a subrutinelor. Dacă testul nu reușește, $\overline{CC}=1$, adresa următoare

TABELUL 1.20. Instrucțiunile de adresare ale controlorului Am 2930

Cod mnemonic	I ₄	I ₃	I ₂	I ₁	I ₀	CC	IEN	Instrucțiunea	Y ₀₋₃	Starea următoare				
										PC	R		RAM	SP
											RE = 0	RE = 1		
PRST	X 0	X 0	X 0	X 0	X 0	X X	1 0	Invalidare RESET	Nota 2 "0"	- "0" ⁿ +C _i	D D	- -	- Reset	
FPC	0	0	0	0	1	X	0	FETCH PC	PC	PC+C _i	D	-	-	
FR	0	0	0	1	0	X	0	FETCH R	R	PC+C _i	D	-	-	
FD	0	0	0	1	1	X	0	FETCH D	D	PC+C _i	D	-	-	
FRD	0	0	0	1	0	X	0	FETCH R+D	R+D+C _n	PC+C _i	D	-	-	
FPD	0	0	0	1	0	X	0	FETCH PC+D	PC+D+C _n	PC+C _i	D	-	-	
FPR	0	0	0	1	1	X	0	FETCH PC+R	PC+R+C _n	PC+C _i	D	-	-	
FSD	0	0	0	1	1	X	0	FETCH S+D	S+D+C _n	PC+C _i	D	-	-	
FPLR	0	1	0	0	0	X	0	FETCH PC→R	PC	PC+C _i	PC	PC	-	
FRDR	0	1	0	0	1	X	0	FETCH R+D→R	R+D+C _n	PC+C _i	R+D+C _n	R+D+C _n	-	
PLDR	0	1	0	1	0	X	0	LOAD R	PC	PC+C _i	D	D	-	
PSHP	0	1	0	1	1	X	0	PUSH PC	PC	PC+C _i	D	PC→(SP+1)	SP+1	
PSHD	0	1	1	0	0	X	0	PUSH D	PC	PC+C _i	D	D→(SP+1)	SP+1	
POPS	0	1	1	0	1	X	0	POP S	S	PC+C _i	D	-	SP-1	
POPP	0	1	1	1	0	X	0	POP PC	PC	PC+C _i	D	-	SP-1	
PHLD	0	1	1	1	1	X	0	HOLD	PC	-	D	-	-	
	1	X	X	X	X	1	0	Test nereușit	PC	PC+C _i	D	-	-	

TABELUL 1.20. (continuare)

Cod mnemonic	I ₄	I ₃	I ₂	I ₁	I ₀	CC	IEN	Instrucțiunea	Y ₀₋₃	Starea următoare				
										PC	R		RAM	SP
											RE = 0	RE = 1		
JMPR	1	0	0	0	0	0	0	JUMP R	R	R+C ₁	D	-	-	-
JMPD	1	0	0	0	1	0	0	JUMP D	D	D+C ₁	D	-	-	-
JMPZ	1	0	0	1	0	0	0	JUMP "0"	"0"	"0"+C ₁	D	-	-	-
JPRD	1	0	0	1	1	0	0	JUMP R+D	R+D+C _n	R+D+C _n +C ₁	D	-	-	-
JPPD	1	0	1	0	0	0	0	JUMP PC+D	PC+D+C _n	PC+D+C _n +C ₁	D	-	-	-
JPPR	1	0	1	0	1	0	0	JUMP PC+R	PC+R+C _n	PC+R+C _n +C ₁	D	-	-	-
JSBR	1	0	1	1	0	0	0	JSB R	R	R+C ₁	D	PC→(SP+1)	SP+1	
JSBD	1	0	1	1	1	0	0	JSB D	D	D+C ₁	D	PC→(SP+1)	SP+1	
JSBZ.	1	1	0	0	0	0	0	JSB "0"	"0"	"0"+C ₁	D	PC→(SP+1)	SP+1	
JSRD	1	1	0	0	1	0	0	JSB R+D	R+D+C _n	R+D+C _n +C ₁	D	PC→(SP+1)	SP+1	
JSPD	1	1	0	1	0	0	0	JSB PC+D	PC+D+C _n	PC+D+C _n +C ₁	D	PC→(SP+1)	SP+1	
JSPR	1	1	0	1	1	0	0	JSB PC+R	PC+R+C _n	PC+R+C _n +C ₁	D	PC→(SP+1)	SP+1	
RTS	1	1	1	0	0	0	0	RETURN S	S	S+C ₁	D	-	SP-1	
RTSD	1	1	1	0	1	0	0	RETURN S+D	S+D+C _n	S+D+C _n +C ₁	D	-	SP-1	
CHLD	1	1	1	1	0	0	0	HOLD	PC	-	D	-	-	-
PSUS	1	1	1	1	1	0	0	SUSPEND	Hi-Z	-	D	-	-	-

Nota 1: PC - numărator de program; SP - pointer-ul de stivă;

R - registrul auxiliar; D - intrările directe; Hi-Z - starea a treia; "-" - nici o modificare.
 Nota 2: Ieșirile Y sunt determinate ca și în cazul IEN = 0 de I₀, I₁ și CC

este dată de PC; stiva nu se modifică. Dacă testul reușește, $\overline{CC}=0$, la ieșirile Y ale circuitului se plasează o funcție de elementele din interiorul lui (R, D, PC, "0"). Ieșirile Y, eventual incrementate (în funcție de C_i) sunt încărcate în PC, PC fiind încărcat în stivă la locația SP+1 – operație prin care se incrementează și *pointer*-ul. În timpul acestor instrucțiuni registrul R este controlat prin intermediul intrării de validare \overline{RE} .

Instrucțiunile de revenire condiționată din subrutină (28, 29) permit ieșirea condiționată din subrutină. Dacă testul nu reușește, $\overline{CC}=1$, adresa următoare este dată de PC, stiva rămânând nemodificată. Dacă testul reușește, $\overline{CC}=0$, adresa următoare este S, respectiv S+D. Această adresă, eventual incrementată, în funcție de C_i , este încărcată în PC, iar *pointer*-ul de stivă decrementat. Registrul R este controlat în timpul acestor instrucțiuni prin intermediul intrării de validare \overline{RE} .

Instrucțiunile diverse (0, 10÷15, 30, 31) cuprind:

- instrucțiunea PRST (RESET) care forțează ieșirile Y ale circuitului pe zero, încarcă C_i în PC și șterge SP;
- instrucțiunea PLDR (LOAD R) care încarcă intrările directe D în registrul R și, eventual, incrementează PC, în funcție de C_i ;
- instrucțiunea PSHP (PUSH PC) care, ca și FETCH PC (tabelul 1.20), plasează la ieșirile Y numărătorul de program și, eventual, incrementează PC; PSHP introduce PC în locația SP+1 din stivă și incrementează *pointer*-ul;
- instrucțiunea PSHD (PUSH D), asemănătoare cu PUSH PC, plasează la ieșirile Y numărătorul de program și, eventual îl incrementează; deosebirea constă în faptul că în stivă se introduce informația prezentă la intrările directe D;
- instrucțiunea POPS (POP S) plasează la ieșirile Y informația din vârful stivei, decrementează *pointer*-ul și, eventual, incrementează PC;
- instrucțiunea POPP (POP PC) plasează la ieșirile Y numărătorul de program, decrementează *pointer*-ul de stivă și, eventual, incrementează PC;
- instrucțiunea PHLD (HOLD) plasează la ieșirile Y numărătorul de program PC lăsând nemodificate numărătorul de program și stiva;
- instrucțiunea CHLD (CONDITIONAL HOLD) care, atunci când testul este reușit, $\overline{CC}=0$, acționează ca PHLD, iar când testul nu este reușit, $\overline{CC}=1$, ca FPC;
- instrucțiunea PSUS (SUSPEND) care forțează condiționat ieșirile Y în starea Hi-Z de impedanță mare, starea a treia.

BIBLIOGRAFIE

1. WILKES, M.V., *The Best Way to Design an Automatic Calculating Machine*, Report of the Manchester University Computer Inaugural Conference, Electrical Engineering Department of Manchester University, Manchester, Anglia, Iulie 1951, republicat în "Computer Design Development-Principal Papers", editor Earl E. Swartzlander, Jr., Hayden Book Co., Rochelle Park, New Jersey, 1976, menționat în [2].
2. RAUSHER, T.G.; ADAMS, P.M., *Microprogramming: A Tutorial and Survey of Recent Development*, IEEE Transactions on Computers, 1980, C-29, 1, p. 2-20.

3. SALISBURY, A.B., *Microprogrammable Computer Architecture*, Elsevier, New-York, 1976.
4. HUSSON, S.S., *Microprogramming. Principles and Practices*, Prentice-Hall, Englewood Cliffs, New Jersey, 1970.
5. ROSIN, R.F., *Contemporary Concepts of Microprogramming and Emulation*, Computer Surveys, Vol. 1, Decembrie 1969, menționat în [2].
6. DAVIDSON, S.; SHRIVER, B.D., *An Overview of Firmware Engineering*, Computer, 1978, 11, 5, p. 21-33.
7. DANCEA, I., *Microprocesoare, arhitectură internă, programare, aplicații*, Editura Dacia, Cluj-Napoca, 1979.
8. PETRESCU, A., *Microprogramare. Principii și aplicații*, Editura Tehnică, București, 1975.
9. KATZAN, Jr., H., *Microprogramming Primer*, McGraw-Hill Book Company, New York, 1977, p. 103-118, 197-223.
10. STOCKENBERG, J.; DAM, ANDRIES VAN, *Vertical Migration for Performance Enhancement in Layered Hardware/Firmware/Software Systems*, Computer, 1978, 11, 5, p. 35-50.
11. BAER, J.L.; KOYAMA, B., *On the Minimization of the Width of the Control Memory of Microprogrammed Processors*, IEEE Transactions on Computers, 1979, C-28, 4, p. 310-316.
12. LUCIDO, T.P.; CHATTERGY, R.; POOCH, U.W., *A survey of Microprogram Verification and Validation Methods*, The Computer Journal 1981, 24, 2, p. 139-142.
13. ROBERTSON, E.L., *Microcode Bit Optimization is NP-Complete*. IEEE Transactions on Computers, 1979, C-28, 4, p. 316-319.
14. ȚĂPUȘ, N., *Contribuții la elaborarea de noi structuri de sisteme de calcul microprogramate*, Teză de doctorat, Institutul Politehnic București, Facultatea Automatică, București, 1981.
15. LUPU, C.; ȚEPELEA, V.; PURICE, E., *Microprocesoare. Aplicații*, Editura Militară, București, 1982.
16. x x x, *The Am 2900 Family Data Book with Related Support Circuits*, Advanced Micro Devices Inc., Sunnyvale, California, 1979.
17. x x x, *Series 3000 Reference Manual*, Santa Clara, California, Intel Corp., 1976.
18. x x x, *Introducing the Series 3000 Bipolar Microprocessor* - Signetics Corp., Sunnyvale, California.
19. TANENBAUM, A.S., *Structured Computer Architecture*, Prentice-Hall, Inc., 1976.
20. HABIB, S., *Microprogramming and firmware engineering methods*, Van Nostrand Reinhold Ltd., 1988.
21. SEGEE, B.E.; FIEDL, J., *Microprogramming and Computer Architecture*, John Wiley & Sons Ltd, 1991.
22. HILL, F.J.; PETERSON, G.R., *Digital Logic and Microprocessors*, John Wiley & Sons Ltd, 1984.
23. HILL, F.J.; PETERSON, G.R., *Digital Systems: Hardware Organization and Design*, 3rd ed., John Wiley & Sons Ltd, 1987.
24. BLANCHET, G.; DUPOUY, B., *Architecture des ordinateurs, des techniques de base aux techniques avancées*, Masson, 1991.
25. BROWN, F., *Processeurs Risc. L'exemple de l'Am 29000*, Masson, 1991.
26. LAM, H.; O'MALLEY, J.R., *Fundamentals of Computer Engineering: Logic Design and Microprocessors*, John Wiley & Sons Ltd, 1988.
27. HENNESSY, J.L.; PATTERSON, D.A., *Computer Architecture. A Quantitative Approach*, Morgan Kaufmann Publishers, Inc., San Mateo, California, 1990.

FAMILIA MICROPROCESORULUI Z80

Microprocesorul Z80 este cel mai reprezentativ microprocesor pe 8 biți. Familia de circuite Z80 conține unitatea centrală de tipul UC-Z80 și diverse dispozitive de intrare/ieșire, I/E, de uz general. Funcțiile clasice ale unui sistem cu microprocesor (I/E paralelă, I/E serie, numărare/temporizare și acces direct la memorie) se pot implementa ușor cu circuite din această familie, conectând la UC-Z80 circuitele PIO-Z80, pentru comanda I/E paralelă, SIO-Z80 sau DART-Z80, pentru comanda I/E serie, CTC-Z80, pentru realizarea funcțiilor de numărare/temporizare, și DMA-Z80 pentru comanda accesului direct la memorie.

Vom prezenta în continuare componentele mai des utilizate ale familiei Z80: UC-Z80, PIO-Z80, CTC-Z80 și SIO-Z80.

2.1. UNITATEA CENTRALĂ PE 8 BIȚI UC-Z80

În figura 2.1 este reprezentată schema-bloc a unui microprocesor Z80. Procesorul este organizat în jurul unei magistrale interne având ca elemente de bază o unitate aritmetică-logică pe 8 biți, UAL, registre, circuitele de comandă a magistrelor de date și adrese, registrul de instrucțiuni împreună cu circuitele pentru decodificarea și comanda unității centrale. Prelucrarea fiecărei instrucțiuni începe cu extragerea ei din memorie și încărcarea în registrul de instrucțiuni. După decodificare, circuitele de comandă generează toate elementele necesare pentru citirea/scrierea datelor din/în registre, comandă




Fig. 2.1. Schema-bloc a unității centrale UC-Z80

UAL și asigură toate semnalele de comandă externe microprocesorului. Registrele interne, accesibile programatorului, sunt împărțite în două seturi de câte șase registre generale ce pot fi folosite individual, ca registre de 8 biți, sau perechi, ca registre de 16 biți. Acumulatorul și registrul cu indicatorii de condiții sunt, de asemenea, dublate.

UC-Z80 mai conține un indicator al vârfului de stivă, *Stack Pointer*, un numărător de program, două registre index, un registru numărător pentru reîmprospătarea memoriei dinamice externe și un registru pentru memorarea întreruperilor. Unitatea centrală are nevoie pentru alimentare de o singură tensiune, +5V. Semnalele externe sunt decodificate și sincronizate, ceea ce permite interfațarea directă a microprocesorului cu memorii și circuite periferice standard.

2.1.1. REGISTRELE UNITĂȚII CENTRALE UC-Z80

În figura 2.2 sunt date cele trei grupuri de registre din cadrul UC-Z80. Primul grup este alcătuit din două seturi identice de registre de 8 biți, registrele principale (de exemplu A, B) și registrele secundare (de exemplu A', B'). După cum se vede în figură, ambele seturi sunt compuse dintr-un acumulator, un




Fig. 2.2. Registrele UC-Z80

registru cu indicatorii de condiții și șase registre generale de lucru. Transferul datelor între cele două seturi de registre se poate face cu ajutorul unor instrucțiuni *Exchange*. Existența celor două seturi identice de registre permite un răspuns mai rapid la întreruperi și o implementare eficientă a unor tehnici de programare, cum este prelucrarea în *foreground/background*. De asemenea, se poate afirma că această structură de registre simplifică programarea, în special pentru sistemele cu multă memorie ROM și puțină memorie RAM.

Al doilea grup de registre constă din șase registre cu funcții specializate, specifice unităților centrale. Aceste registre sunt:

Numărătorul de program, PC, Program Counter; păstrează adresa de 16 biți a instrucțiunii curente ce se extrage din memorie. PC este incrementat automat după ce conținutul său se transferă în *buffer*-ul care comandă liniile de adrese externe. Atunci când în program apare un salt, se invalidează acțiunea circuitului intern de incrementare, în PC încărcându-se noua valoare a adresei de salt.

Indicatorul vârfului de stivă, SP, Stack Pointer; păstrează adresa de 16 biți a vârfului stivei plasate oriunde în memoria RAM externă. Zona din memoria RAM utilizată ca stivă este organizată pe principiul "ultimul-intrat, primul-ieșit" (LIFO — *Last In First Out*).

Registrele index, IX și IY; cele două registre sunt destinate păstrării unor adrese de bază utilizabile în modul de adresare indexată. În această adresare, registrul index conține adresa unei *zone* de memorie, baza. Deplasamentul, un număr cu semn exprimat în complement față de 2, este specificat prin intermediul unui octet suplimentar adăugat la instrucțiunile indexate.

Registrul pentru vectorul-întrerupere, I; UC-Z80 poate funcționa într-un mod de tratare al întreruperilor când, ca răspuns la o cerere de întrerupere, se execută o instrucțiune de apel indirect la orice locație de memorie. Registrul I păstrează cei mai semnificativi 8 biți ai adresei indirecte, în timp ce octetul cel mai puțin semnificativ este generat de dispozitivul care întrerupe. Acest mod de tratare a întreruperilor permite plasarea dinamică a subrutinelor de serviciu, oriunde în spațiul de memorie, timpul de acces rămânând în orice situație minim.

Registrul pentru reîmprospătare, R; unul din numeroasele atuuri ale microprocesorului Z80 în fața celorlalte microprocesoare pe 8 biți îl constituie posibilitatea conectării directe a memoriilor dinamice. Acest lucru este posibil datorită mecanismului de reîmprospătare implementat în structura UC-Z80. Registrul R de 7 biți se incrementează după fiecare extragere de instrucțiune. Conținutul lui se plasează pe porțiunea mai puțin semnificativă a magistralei de adrese, acțiune însoțită de generarea unui semnal de comandă a reîmprospătării. Reîmprospătarea se execută transparent din punct de vedere al utilizatorului, pe timpul cât unitatea centrală decodifică și execută instrucțiunea extrasă, când magistrala este liberă.

Bistabilii de validare întreruperi, IFF1 și IFF2; IFF1 semnaleză starea de validare sau invalidare a întreruperilor în timp ce IFF2 stochează temporar valoarea lui IFF1, pe timpul tratării întreruperii nemascabile. Poziționarea celor

doi bistabili pe "1" și pe "0" se face prin program cu ajutorul instrucțiunilor EI, respectiv DI.

Bistabilii de mod întrerupere, IMFa și IMFb; codifică unul din cele trei moduri de lucru în întreruperi ale UC-Z80. Stabilirea modului de lucru se face prin program cu ajutorul instrucțiunilor IM 0, IM 1 sau IM 2.

2.1.2. SISTEMUL DE ÎNTRERUPERI

UC-Z80 acceptă două semnale de întrerupere: \overline{NMI} , întreruperea nemascabilă, și \overline{INT} , întrerupere mascabilă validată selectiv prin program. La întreruperea nemascabilă Z80 răspunde într-un singur mod, în timp ce pentru întreruperea mascabilă există trei moduri de tratare. \overline{NMI} este prioritară față de \overline{INT} .

La inițializare bistabilii IFF1 și IFF2 sunt forțați pe zero, ceea ce echivalează cu invalidarea întreruperilor; în această stare microprocesorul nu acceptă întreruperi mascabile. Întreruperile se validează prin poziționarea bistabililor IFF1 și IFF2 pe "1" cu ajutorul instrucțiunii EI. Orice întrerupere în așteptare va putea fi servită numai după execuția instrucțiunii care urmează după EI. Întârzierea de o instrucțiune este utilă atunci când după EI se execută o instrucțiune de revenire. În cazul în care UC-Z80 acceptă o întrerupere, IFF1 și IFF2 sunt aduși pe "0", inhibându-se astfel acceptarea unor alte întreruperi până la o nouă instrucțiune EI.

Așa cum am menționat, destinația lui IFF2 este de a memora temporar starea lui IFF1 la apariția unei întreruperi nemascabile când, pentru prevenirea celorlalte întreruperi, IFF1 se forțează pe "0". Mai mult, la execuția unei instrucțiuni LD A, I sau LD A, R starea lui IFF2 este transcrisă în indicatorul de paritate, ceea ce permite testarea sau memorarea ei și deci, implicit, refacerea prin program a valorii inițiale a lui IFF1. O altă cale, cea obișnuită, de a reface starea precedentă întreruperii nemascabile este prin execuția unei instrucțiuni de revenire din întreruperea nemascabilă, RETN.

Întreruperea nemascabilă nu poate fi invalidată prin program fiind acceptată în orice situație de UC-Z80. \overline{NMI} se rezervă de obicei pentru evenimente prioritare, cum este căderea de tensiune. La apariția semnalului \overline{NMI} , dacă semnalul \overline{BUSRQ} nu este activ, microprocesorul ignoră în ciclul de extragere următor codul instrucțiunii inițiind un restart la locația 0066H. La această adresă se găsește, în general, secvența de serviciu a întreruperii nemascabile.

Z80 poate fi programat pentru a răspunde la întreruperile mascabile într-unul din modurile 0, 1 sau 2, memorate cu ajutorul bistabililor IMFa și IMFb. Cele trei moduri sunt descrise în continuare.

Modul 0. Este compatibil cu procedurile de întrerupere ale microprocesorului 8080. În acest mod de întrerupere dispozitivul periferic poate plasa pe magistrala de date, în ciclul de tratare a întreruperii, orice instrucțiune. Deci, ideea procedurală este că instrucțiunea următoare nu se mai extrage din

memorie, fiind furnizată de dispozitivul care întrerupe. În general, aceasta este o instrucțiune *restart*, deoarece perifericul trebuie să asigure plasarea pe magistrala de date a unui singur octet. Instrucțiunile de restart realizează apeluri de subrutine plasabile la opt locații fixe în pagina zero de memorie. Desigur, dispozitivul care întrerupe poate genera orice cod de instrucțiune, de exemplu o instrucțiune *CALL*, formată din trei octeți pentru apel la orice locație de memorie. Precizăm, de asemenea, că la inițializare UC-Z80 intră automat în modul 0.

Modul 1. Este foarte asemănător cu modul de răspuns la întreruperea nemascabilă. Diferența principală constă în faptul că se execută un restart la locația 0038H în loc de 0066H.

Modul 2. Este cel mai puternic mod de răspuns al microprocesorului Z80: cu un singur octet furnizat de dispozitivul care întrerupe se poate executa un apel *indirect* la orice locație de memorie.

Pentru a folosi acest mod de tratare a întreruperilor programatorul trebuie să scrie o tabelă cu adresele de început ale fiecărei rutine de serviciu. Tabela poate fi localizată în orice zonă a memoriei. La acceptarea unei întreruperi UC-Z80 formează un *pointer* de 16 biți cu ajutorul căruia ia din tabelă adresa rutinei de serviciu corespunzătoare dispozitivului care întrerupe. Cei mai semnificativi 8 biți ai *pointer*-ului sunt dați de conținutul registrului I încărcat în prealabil (la inițializare I=0). Cei mai puțin semnificativi 8 biți vor fi generați de periferic, cu observația că, deoarece ultimul bit trebuie să fie zero, sunt necesari de fapt numai 7. De aici rezultă că adresele de început ale subrutinelor de serviciu vor fi plasate în tabelă întotdeauna la adrese pare. În figura 2.3 se înfățișează procedura de tratare a întreruperii în modul 2: după ce dispozitivul periferic care întrerupe generează porțiunea cea mai puțin semnificativă a *pointer*-ului, UC-Z80 salvează automat în stivă numărătorul de program, obține din tabelă adresa de început a subrutinei de serviciu și efectuează un salt la această adresă.




Fig. 2.3. Procedura de tratare a întreruperii în modul 2

Dispozitivele periferice din seria Z80 permit implementarea unui sistem de întreruperi care să lucreze în modul 2 asigurând în acest scop generarea automată a vectorului de întrerupere pe timpul unui ciclu de achitare. De asemenea, menționăm că dispozitivele care întrerup pot fi conectate în lanț, prioritatea fiind determinată de poziția fizică în lanț. Fiecare circuit are o intrare de validare a întreruperilor, IEI, și o ieșire de validare a întreruperilor, IEO, către următorul dispozitiv. Primul dispozitiv din lanț, prioritar, trebuie să aibă intrarea IEI cablată la "1". Comanda semnalului IEO în funcție de IEI și de întreruperea locală este asigurată de toate circuitele periferice din seria Z80.

2.1.3. DESCRIEREA CONEXIUNILOR EXTERNE ALE UC-Z80

UC-Z80 este fabricat într-o capsulă de tip DIL, *Dual In-Line*, cu 40 de conexiuni externe. În figura 2.4 sunt indicate toate aceste conexiuni externe




Fig. 2.4. Conexiunile externe ale UC-Z80

grupate pe funcțiuni: magistralele de adrese și de date, semnalele pentru comanda sistemului, unității centrale și magistralei UC-Z80, precum și ceasul și alimentarea microprocesorului. Vom descrie în continuare aceste semnale.

2.1.3.1. Magistrala de adrese

$A_0 \div A_{15}$, *Address Bus*. Ieșiri trei-stări active pe "1". Magistrala de adrese de 16 biți permite adresarea unei memorii externe de maximum 64 Kocteți și a intrării/ieșirii, I/E. Deoarece I/E se adresează cu cei mai puțin semnificativi 8 biți, se pot selecta 256 *port*-uri de intrare, respectiv 256 *port*-uri de ieșire. Pe timpul acțiunii de reîmprospătare a memoriilor dinamice cei mai puțin semnificativi 7 biți conțin adresa de împrospătare.

2.1.3.2. Magistrala de date

$D_0 \div D_7$, *Data Bus*. Intrări/ieșiri trei-stări active pe "1". Magistrala de date e utilizată pentru vehicularea bidirecțională a datelor între UC-Z80, memoria externă și dispozitivele de I/E.

2.1.3.3. Semnalele pentru comanda sistemului

$\overline{M1}$, *Machine Cycle One*, primul ciclu-mașină. Ieșire activă pe "0". Indică, atunci când apare împreună cu semnalul \overline{MREQ} , primul ciclu al execuției unei instrucțiuni, ciclul de extragere din memorie a codului-operație. Dacă apare în conjuncție cu \overline{IORQ} , semnifică începutul unui ciclu de achitare a întreprerii.

\overline{MREQ} , *Memory Request*, cerere la memorie. Ieșire trei-stări activă pe "0". Semnalează că pe magistrala de adrese s-a poziționat o adresă ce va fi utilizată într-o operație de citire sau scriere în memoria externă.

\overline{IORQ} , *Input/Output Request*, cerere de I/E. Ieșire trei-stări activă pe "0". Indică poziționarea pe octetul mai puțin semnificativ al magistralei $A_0 \div A_{15}$ a unei adrese ce va fi folosită într-o operație de citire sau scriere în dispozitivele de I/E. Dacă este generat împreună cu $\overline{M1}$ semnalează, pe timpul execuției unui ciclu de achitare a întreprerii, momentul când vectorul de răspuns poate fi plasat pe magistrala de date.

\overline{RD} , *Read*, citire. Ieșire trei-stări activă pe "0". Indică faptul că UC-Z80 vrea să citească date din memoria externă sau dintr-un dispozitiv de I/E. Memoria sau dispozitivul adresat utilizează acest semnal pentru a valida cu ajutorul lui poziționarea datelor pe magistrala de date.

\overline{WR} , *Write*, scriere. Ieșire trei-stări activă pe "0". Semnalează faptul că pe magistrala de date se găsesc datele ce trebuie scrise în memoria externă sau dispozitivul periferic adresate.

\overline{RFSH} , *Refresh*, reîmprospătare. Ieșire activă pe "0". Împreună cu \overline{MREQ} indică faptul că pe cei mai puțin semnificativi 7 biți ai magistralei $A_0 \div A_{15}$ se găsește o adresă de reîmprospătare ce poate fi utilizată de memoria dinamică a sistemului. Bitul A_7 este "0" iar pe $A_8 \div A_{15}$ se plasează conținutul registrului I.

2.1.3.4. Semnalele pentru comanda UC-Z80

HALT, *Halt State*, starea de oprire. Ieșire activă pe "0". Indică faptul că UC-Z80 a executat o instrucțiune de oprire și este în așteptarea unei întreruperi nemascabile sau a unei întreruperi mascabile validate în prealabil. Pe timpul cât e oprită, UC-Z80 execută instrucțiuni NOP pentru a asigura funcția de reîmprospătare a memoriilor dinamice.

WAIT, așteptare. Intrare activă pe "0". Indică microprocesorului că memoria sau dispozitivele de I/E adresate nu sunt gata pentru a efectua un transfer de date. UC-Z80 rămâne în așteptare cât timp semnalul WAIT este activ. Precizăm că pe durata cât semnalul WAIT este activ nu se generează RFSH.

INT, *Interrupt Request*, cerere de întrerupere. Intrare activă pe "0". Cerere de întrerupere generată de dispozitivele periferice. Cererea va fi achitată de UC-Z80 la sfârșitul instrucțiunii în curs, cu condiția ca bistabilul de validare IFF1 să fi fost poziționat în prealabil și semnalul BUSRQ să nu fie activ. Achitarea în unul din cele trei moduri posibile se face cu un ciclu de achitare recunoscut prin aceea că se generează IORQ pe durata lui M1. De obicei, la intrarea INT se conectează într-un SAU cablat mai multe circuite, ceea ce necesită legarea unei rezistențe la +5V.

NMI, *Non-Maskable Interrupt*, întrerupere nemascabilă. Intrare activă pe frontul negativ semnalând o cerere de întrerupere nemascabilă. Prioritară față de INT, întreruperea nemascabilă va fi întotdeauna recunoscută la sfârșitul instrucțiunii curente, indiferent de starea bistabilului IFF1. NMI forțează o instrucțiune de restart la locația 0066H. Facem observațiile că durata instrucțiunii curente se poate mări prin intrarea în stări WAIT și că semnalul BUSRQ este prioritar față de NMI.

RESET, inițializare. Intrare activă pe "0". Activând această intrare se inițializează UC-Z80, adică:

- numărătorul de program se forțează pe zero;
- bistabilii IFF1 și IFF2 se pun pe "0", invalidându-se întreruperile;
- registrele I și R se fac 00H;
- se stabilește modul 0 de tratare a întreruperilor.

Pe timpul inițializării, magistralele de adrese și date trec în starea de impedanță mare, iar toate semnalele de comandă devin inactive. De asemenea, nu se generează semnale de reîmprospătare. Precizăm că pentru a se asigura inițializarea completă a microprocesorului intrarea RESET trebuie să fie activă minimum trei cicli de ceas.

BUSRQ, *Bus Request*, cerere de magistrală. Intrare activă pe "0". Intrarea este folosită pentru a solicita din exteriorul microprocesorului preluarea magistralelor de adrese și de date, precum și a ieșirilor trei-stări MREQ, IORQ, RD și WR astfel încât acestea să poată fi comandate de alte dispozitive. Semnalul BUSRQ, prioritar față de NMI, va fi întotdeauna achitat după terminarea ciclului-mașină în curs de execuție, UC-Z80 trecând magistralele și ieșirile trei-stări pe starea de impedanță înaltă. Ca și INT, la intrarea BUSRQ

pot fi conectate mai multe circuite într-un SAU cablat, ceea ce impune legarea unei rezistențe la +5V.

BUSAK, *Bus Aknowledge*, achitare magistrală. Ieșire activă pe "0". Indică dispozitivului solicitant că magistralele de adrese și date, precum și ieșirile trei-stări ale UC-Z80, au fost comandate din exterior. Facem observația că, pe durata cât ieșirea **BUSAK** e activă, nu se generează semnale de reîmprospătare.

2.1.4. DIAGrame DE TIMP

Execuția unei instrucțiuni a UC-Z80 este constituită dintr-o secvență specifică de operații ca, de exemplu, citire/scriere într-un dispozitiv de I/E sau achitare de întrerupere. Fiecare dintre aceste operații de bază poate dura 4÷6 perioade de ceas. Perioada ceasului Φ este denumită ciclu sau stare T (T_1, T_2, \dots), iar operațiile de bază, cicli-mașină M (M_1, M_2, \dots). Un ciclu-mașină M este format din mai multe stări T. Ciclii-mașină pot fi prelungiți prin inserarea de stări WAIT. Execuția unei instrucțiuni, un ciclu-instrucțiune, va însemna deci o succesiune de câțiva cicli-mașină executați la rândul lor în mai multe stări T (ca în figura 2.5). Primul ciclu-mașină al oricărei instrucțiuni este un ciclu de




Fig. 2.5. Structura generală a unui ciclu-instrucțiune UC-Z80

extragere, *fetch*, a codului-operație al instrucțiunii ce urmează a fi executată. În următorii cicli UC-Z80 poate efectua transferuri de date cu memoria externă sau dispozitivele periferice. Vom prezenta în continuare desfășurarea în timp a funcționării UC-Z80 pentru operațiile ce stau la baza execuției instrucțiunilor.

2.1.4.1. Ciclu de extragere a codului-operație

Diagrama de timp este dată în figura 2.6. La începutul ciclului M_1 microprocesorul transferă conținutul numărătorului de program PC pe magistrala de adrese. După aproximativ o jumătate de perioadă de ceas se activează semnalul \overline{MREQ} . În acest timp se consideră că liniile de adresă s-au stabilizat încât frontul negativ al lui \overline{MREQ} poate fi utilizat direct pentru




Fig. 2.6. Ciclul de extragere a codului-operație

validarea memoriilor dinamice. O dată cu \overline{MREQ} se activează și comanda de citire \overline{RD} pentru a indica plasarea datelor citite din memorie pe magistrala de date a UC-Z80. Magistrala de date este eșantionată de microprocesor pe frontul pozitiv al ceasului în starea T_3 . Totodată, pe același front, sunt dezactivate semnalele \overline{MREQ} și \overline{RD} . Stările T_3 și T_4 sunt folosite de microprocesor pentru a realiza în paralel două funcții: decodificarea și execuția instrucțiunii extrase, și reimprospătarea memoriei dinamice. În timpul acestor două stări cei mai puțin semnificativi 7 biți ai magistralei de adrese reprezintă o adresă de reimprospătare a memoriei. Activarea semnalului \overline{RFSH} indică faptul că trebuie realizată o citire de reimprospătare a tuturor memoriilor dinamice.

În figura 2.7 se prezintă un ciclu de extragere a codului-operație întârziat




Fig. 2.7. Ciclul de extragere întârziat cu stări WAIT

datorită activării semnalului $\overline{\text{WAIT}}$. UC-Z80 eșantionează intrarea $\overline{\text{WAIT}}$, pe timpul stării T_2 , cu frontul negativ al ceasului. Dacă este pe "0" se intră într-o stare de așteptare T_w . În timpul fiecărei stări T_w pe frontul negativ al lui Φ , se investighează starea liniei $\overline{\text{WAIT}}$. Cât timp aceasta este "0", microprocesorul rămâne în starea T_w ; la schimbarea ei pe "1" se trece în starea T_3 , apoi T_4 . Atragem din nou atenția că pe timpul stărilor T_w nu se generează semnale de reîmprospătare, pentru aceasta fiind nevoie de două stări succesive, așa cum sunt T_3 și T_4 . Întârzierea unei operații de citire din memoria externă prin activarea semnalului $\overline{\text{WAIT}}$ se folosește în cazurile când timpii de acces depășesc, aproximativ, durata unei perioade de ceas și, deci, stabilitatea datelor nu mai poate fi garantată la începutul stării T_3 , pe frontul pozitiv al lui Φ .

2.1.4.2. Ciclii de citire și scriere din/în memoria externă

În figura 2.8 se înfățișează diagrama de timp a cicliilor de citire și scriere din/în memorie diferiți de ciclul de extragere în timpul căruia se genera $\overline{\text{M}\bar{\text{I}}}$. Acești cicli durează trei stări, în afara cazurilor când se activează intrarea $\overline{\text{WAIT}}$. Se observă că semnalele $\overline{\text{MREQ}}$ și $\overline{\text{RD}}$ se generează la fel ca într-un ciclu de extragere. Într-un ciclu de scriere, $\overline{\text{MREQ}}$ e activat după stabilizarea magistralei de adrese, iar $\overline{\text{WR}}$ după stabilizarea magistralei de date; acesta din urmă poate fi folosit direct ca impuls de citire/scriere pentru majoritatea memoriilor.




Fig. 2.8. Ciclii de citire și scriere din/în memoria externă

Ciclii de citire sau scriere întârziți datorită activării semnalului $\overline{\text{WAIT}}$ pe durata frontului negativ al ceasului stării T_2 au o desfășurare în timp ca în figura 2.9.




Fig. 2.9. Ciclii de citire și scriere întârziați cu stări WAIT

2.1.4.3. Ciclii de intrare și ieșire

Figura 2.10 ilustrează modul de funcționare al microprocesorului Z80 în timpul operațiilor de intrare/ieșire. Pe durata acestor operații, UC-Z80 introduce în mod automat o stare T_w , după T_2 , pentru a permite circuitului periferic adresat




Fig. 2.10. Ciclii de intrare și ieșire

să-și decodifice adresa. Semnalul \overline{WAIT} este testat pe timpul acestei stări T_w , în cazul în care este găsit activ menținându-se starea de așteptare. În figura 2.11 se arată diagrama de timp pentru ciclii de I/E cu mai mult de o stare T_w .




Fig. 2.11. Ciclii de intrare și ieșire întârziați cu stări WAIT

2.1.4.4. Ciclul de cerere-achitare de magistrală

UC-Z80 eșantionează semnalul de cerere de magistrală, $\overline{\text{BUSRQ}}$, cu frontul pozitiv al ceasului, în ultima stare T a fiecărui ciclu-mașină (vezi figura 2.12). Dacă $\overline{\text{BUSRQ}}$ este "0", pe frontul pozitiv al următoarei stări T_x , microprocesorul va trece magistralele de adrese și date precum și ieșirile $\overline{\text{MREQ}}$, $\overline{\text{IORQ}}$, $\overline{\text{RD}}$ și $\overline{\text{WR}}$ în starea de impedanță mare, *tri-state*, activând totodată și semnalul de achitare $\overline{\text{BUSAK}}$. Pe timpul stărilor T_x , cât aceste linii




Fig. 2.12. Ciclul de cerere-achitare de magistrală

sunt în *tri-state*, orice dispozitiv extern poate prelua comanda lor pentru a efectua, de obicei, transferuri directe de date între memorie și periferice (aș-numitele transferuri cu acces direct la memorie, DMA). Observăm, așadar, că întârzierea maximă de răspuns a microprocesorului la o cerere de magistrală este de un ciclu-mașină, dispozitivul extern putând să mențină controlul magistrelor oricât de mult. Atragem atenția, însă, că pe durata unor transferuri

DMA, $\overline{\text{BUSAK}} = 0$, UC-Z80 nu efectuează reîmprospătarea memoriei dinamice. Pentru a asigura funcționarea fără eroare a memoriilor dinamice, în special în cazul transferurilor de blocuri mari, funcția de reîmprospătare trebuie preluată de dispozitivele externe. Menționăm, de asemenea, că în timpul unui ciclu de cerere-achitare de magistrală activitatea UC-Z80 nu poate fi suspendată de nici o întrerupere, $\overline{\text{INT}}$ sau $\overline{\text{NMI}}$.

2.1.4.5. Ciclu de cerere-achitare a întreruperii mascabile

Un ciclu de cerere-achitare a întreruperii mascabile se desfășoară ca în figura 2.13. La sfârșitul fiecărei instrucțiuni, microprocesorul eșantionează semnalul de întrerupere mascabilă, $\overline{\text{INT}}$, cu frontul pozitiv al ultimei stări T. Semnalul $\overline{\text{INT}}$ activ va fi acceptat numai dacă bistabilul intern de validare, IFF1, comandat prin software, este pus pe "1" și dacă semnalul de cerere de




Fig. 2.13. Ciclu de cerere-achitare a întreruperii mascabile

magistrală, $\overline{\text{BUSRQ}}$, nu este "0". Dacă întreruperea se acceptă, în continuare va fi declanșat un ciclu M_1 special: în timpul acestui ciclu, după poziționarea semnalului $\overline{\text{M1}}$ pe "0" se activează, în locul lui $\overline{\text{MREQ}}$ – cum se făcea într-un ciclu obișnuit de extragere –, $\overline{\text{TORQ}}$. Astfel se indică, într-un mod unic, dispozitivului periferic care întrerupe, să plaseze un vector de 8 biți pe magistrala de date.

În figura 2.13 se observă introducerea automată, de către microprocesor, a două stări de așteptare. Dispozitivele de I/E din seria Z80 pot fi conectate într-un lanț de priorități cu ajutorul semnalelor de intrare/ieșire IEI/IEO (*Interrupt Enable In*, *Interrupt Enable Out*). Într-o asemenea conectare,

prioritatea unui dispozitiv e dată de poziția fizică pe care o ocupă în lanț. Pe timpul unui ciclu de întrerupere, la activarea lui $\overline{M\bar{I}}$ starea priorităților se îngheață, propagarea semnalelor de prioritate IEI/IEO de-a lungul lanțului în care sunt conectate dispozitivele periferice trebuind să se stabilizeze până la generarea lui $\overline{I\bar{O}RQ}$. Tocmai pentru a permite acest lucru s-au inserat cele două stări T_w . Întârzierea asigură stabilizarea semnalelor de prioritate și, în plus, autoidentificarea dispozitivului de I/E ce va plasa vectorul pe magistrala de date.

Într-un sistem Z80 ce lucrează în întreruperi orice dispozitiv solicitant poate pune linia $\overline{I\bar{N}T}$ pe "0". Dacă semnalul de prioritate IEI, care intră într-un dispozitiv ce a activat linia $\overline{I\bar{N}T}$, este "1", dispozitivul își va plasa vectorul său de întrerupere pe magistrala de date la trecerea lui $\overline{I\bar{O}RQ}$ pe "0". După aceasta, perifericul va elibera linia $\overline{I\bar{N}T}$ pentru a permite întreruperi de la dispozitivele prioritare. Dispozitivele cu prioritate scăzută sunt inhibitate, deoarece semnalul de prioritate emis, IEO, este menținut pe "0". Semnalul IEO va fi pus pe "1" de către perifericul activ (cel care are IEI=1 și IEO=0), la decodificarea instrucțiunii de revenire RETI, adică la sfârșitul subrutinei de serviciu. Poziționarea lui IEO pe "1" validează achitarea întreruperilor și pentru dispozitivele cu prioritate scăzută.

Microprocesorul Z80 poate fi programat să răspundă la întreruperea mascabilă în trei moduri posibile.

În modul 0, identic cu modul de funcționare al lui 8080, dispozitivul periferic este cel care generează instrucțiunea următoare. În acest caz ciclul de cerere-achitare al întreruperii este echivalent cu un ciclu de extragere, iar timpul necesar execuției instrucțiunii inserate de periferic e mai lung cu doi cicli decât atunci când codul-operație se citește din memorie. Cei doi cicli se datorează introducerii stărilor de așteptare, T_w , necesare stabilizării semnalelor de prioritate IEI/IEO. Aceeași mărire cu doi cicli a duratei de execuție se produce și în cazul când UC-Z80 este programată să lucreze în modul 1 când, ca răspuns la o întrerupere, se execută o instrucțiune de restart la locația 0038H.




Fig. 2.14. Ciclul de cerere-achitare a întreruperii cu stări WAIT

În situația în care se lucrează în modul 2, după ce dispozitivul de I/E poziționează vectorul, porțiunea cea mai puțin semnificativă a *pointer*-ului, Z80 salvează automat în stivă numărătorul de program, obține adresa de început a subrutinei de serviciu și execută un salt la această adresă. Pentru a realiza operațiile menționate, UC-Z80 are nevoie de 19 cicluri: 7 pentru a citi vectorul de la periferic, 6 pentru a salva numărătorul de programe și 6 pentru a obține adresa de salt.

În figura 2.14 se dă diagrama de timp a unui ciclu de cerere-achitare a întreruperii a cărui durată este mărită datorită activării de către periferic a liniei WAIT.

2.1.4.6. Ciclul de cerere a întreruperii nemascabile

Figura 2.15 descrie modul de funcționare a lui Z80 în cazul apariției unei întreruperi NMI. NMI se eșantionează în același timp cu INT, cu frontul pozitiv al ceasului, în ultima stare T a instrucțiunii în curs de execuție. NMI este însă prioritar față de INT și, de asemenea, nu poate fi mascat prin program. Un impuls pe linia NMI va conduce la poziționarea unui bistabil intern, acesta fiind de fapt testat la sfârșitul fiecărei instrucțiuni. Răspunsul microprocesorului la NMI este asemănător cu un ciclu de citire din memorie. Diferența constă în aceea că, în situația de față, UC-Z80 ignoră codul plasat de memorie pe magistrala de date și execută o instrucțiune de restart la 0066H.




Fig. 2.15. Ciclul de cerere-achitare a întreruperii nemascabile

Pentru a înțelege mai bine relația între cele trei semnale, BUSRQ, NMI și INT, ce pot întrerupe fluxul normal al execuției instrucțiunilor, prezentăm în continuare organigrama din figura 2.16. Așa cum se vede, INT și NMI sunt luate în considerație la sfârșitul instrucțiunii, în timp ce BUSRQ la sfârșitul unui ciclu-mașină. Ordinea de prioritate a acestor semnale, începând cu cel prioritar este: BUSRQ, NMI și INT. În timp ce UC-Z80 este în modul

DMA, cu magistralele comandate de un periferic, nu se răspunde la $\overline{\text{NMI}}$ sau $\overline{\text{INT}}$.

Desfășurarea pe cicli-mașină a răspunsurilor UC-Z80 la întreruperi este dată în tabelul 2.1.




Fig. 2.16. Relația între $\overline{\text{BUSRQ}}$, $\overline{\text{NMI}}$ și $\overline{\text{INT}}$

TABELUL 2.1. Răspunsuri la întreruperi

Operația	Ciclii-mașină					Observații
	M ₁	M ₂	M ₃	M ₄	M ₅	
Întrerupere nemascabilă	ECO(5) se ignoră codul operație <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSH(3) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSL(3)			
Întrerupere mascabilă <i>Modul 0</i>	INTA(6) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	COL(3) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	COH(4) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSH(3) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSL(3)	Perifericul generează instrucțiunea "CALL"
	INTA(6) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSH(3) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSL(3)			Perifericul generează instrucțiunea "RST"
Întrerupere mascabilă <i>Modul 1</i>	INTA(7) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSH(3) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSL(3)			RST 38H generat intern
Întrerupere mascabilă <i>Modul 2</i>	INTA(7) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSH(3) <div style="border: 1px solid black; padding: 2px; display: inline-block;">SP-1</div> →	SSL(3)	CML(3)	CMH(3)	Perifericul generează în M ₁ vectorul de întrerupere

Notă: ECO – Extragere cod operație
 SSH – Scriere în stivă – octet mai semnificativ
 SSL – Scriere în stivă – octet mai puțin semnificativ
 INTA – Ciclu de cerere-achitare a întreruperii
 COL – Citire operand – octet mai puțin semnificativ
 COH – Citire operand – octet mai semnificativ
 CML – Citire din memoria externă – octet mai puțin semnificativ
 CMH – Citire din memoria externă – octet mai semnificativ
 () – Număr de stări T necesare execuției unui ciclu-mașină

2.1.4.7. Ciclul de ieșire din starea HALT

Apariția unei instrucțiuni HALT va conduce la execuția de către UC-Z80 de NOP-uri. Ieșirea HALT, pusă pe "0" la începutul secvenței de NOP-uri, rămâne activă până la primirea unei întreruperi, NMĪ sau INT, aceasta din urmă cu condiția să fi fost validată în prealabil.

Microprocesorul execută NOP-uri în starea HALT pentru a asigura funcția de reîmprospătare a memoriilor dinamice. Aici un NOP este de fapt un ciclu de extragere în care UC-Z80 va ignora codul de pe magistrala de date înlocuindu-l intern cu instrucțiunea NOP.




Fig. 2.17. Ciclul de ieșire din starea HALT

Cele două linii de întrerupere sunt eșantionate cu frontul pozitiv al ceasului în starea T_4 a fiecărui NOP, așa cum se poate vedea în figura 2.17. Dacă unul din semnalele $\overline{\text{INT}}$ sau $\overline{\text{NMI}}$ a fost găsit activ se iese din starea HALT pe următorul front pozitiv și se intră într-un ciclu de achitare corespunzător tipului de întrerupere și modului de lucru programat.

2.1.4.8. Ciclul de inițializare

Inițializarea unității centrale UC-Z80 se face cu ajutorul semnalului $\overline{\text{RESET}}$. Acest semnal trebuie să fie activ cel puțin trei perioade de ceas pentru ca UC-Z80 să îl accepte în mod corect. Pe durata cât $\overline{\text{RESET}}$ rămâne activ magistralele de adrese și date sunt în starea de impedanță înaltă, iar ieșirile de comandă sunt inactice. În figura 2.18 se dă diagrama unui ciclu de inițializare. După ce $\overline{\text{RESET}}$ devine inactiv, sunt necesari încă trei cicli T înainte ca microprocesorul să-și reia modul de funcționare normal. La inițializare numărătorul de program se șterge încât în primul ciclu de extragere se va citi codul-operație de la adresa 0000H.




Fig. 2.18. Ciclul de inițializare

2.1.5. SETUL DE INSTRUCȚIUNI

Microprocesorul Z80 are unul dintre cele mai puternice și versatile seturi de instrucțiuni în raport cu celelalte microprocesoare pe 8 biți. El poate executa 158 de tipuri diferite de instrucțiuni, incluzând printre ele și setul de 78 instrucțiuni al lui 8080 (în cod obiect). Ca exemple de instrucțiuni foarte puternice putem da instrucțiunile speciale de transfer de blocuri sau instrucțiunile de prelucrare pe bit.

Setul de instrucțiuni Z80 va fi prezentat în continuare sub forma unor tabele sintetice, indicându-se mnemonica instrucțiunii în limbaj de asamblare Z80, descrierea simbolică a operației, codul-obiect al instrucțiunii, starea indicatorilor de condiții, desfășurarea pe cicli-mașină a instrucțiunii. Instrucțiunile compatibile 8080 au mnemonica în limbaj de asamblare 8080 trecută într-o coloană separată.

Instrucțiunile Z80 se pot împărți în mai multe categorii:

- transferuri pe 8 biți;
- transferuri pe 16 biți;
- schimburi între registre, transfer de blocuri, căutări;
- operații aritmetice și logice pe 8 biți;
- operații aritmetice generale și operații de comandă a UC-Z80;
- operații aritmetice pe 16 biți;
- rotații și deplasări;
- prelucrări pe bit;
- salturi;
- apeluri de subrutine, reveniri, instrucțiuni de restart;
- operații de I/E.

Modurile de adresare implementate în UC-Z80 permit un transfer eficient de date între registre, memoria externă și dispozitivele periferice. Vom descrie mai jos, în mod succint, modurile de adresare ale microprocesorului, adică mecanismele de generare a adresei datelor necesare în execuția fiecărei instrucțiuni.

Adresare imediată

Cod-operație
Operand

} 1 sau 2 octeți

Octetul care se găsește în memorie după codul-operație reprezintă operandul necesar.

Adresare imediată extinsă

Cod-operație
Operand
Operand

} 1 sau 2 octeți

Cei doi octeți ce se găsesc în memorie după codul-operație reprezintă operandul necesar.

Adresare directă în pagina zero

Cod-operație	} 1 octet
b ₇ b ₀	

Adresa efectivă: $00b_7b_6b_5000$

Adresare relativă:

Cod-operație	} 1 octet
Deplasament	

Adresare extinsă

Cod-operație	} 1 sau 2 octeți
Octetul mai puțin semnificativ al adresei de salt sau de operand	
Octetul mai semnificativ al adresei de salt sau de operand	

Adresare indexată

Cod-operație	} 2 octeți
Cod-operație	
Deplasament	

Adresare de registru. Codul-operație specifică explicit registrele utilizate de instrucțiune.

Adresare implicită. Codul-operație specifică implicit registrele utilizate, de exemplu, acumulatorul este întotdeauna registru-destinație în operațiile aritmetice.

Cu ajutorul unei instrucțiuni de restart, de un octet, se poate specifica adresa completă a unei locații din pagina zero. De obicei, la această locație se plasează începutul unei subrutine, apelarea ei necesitând deci un singur octet.

Octetul care se găsește în memorie după codul-operație reprezintă un *deplasament*. Acest deplasament, un număr de 8 biți cu semn, scris în complement față de 2, se adună la adresa instrucțiunii următoare.

Cei doi octeți care urmează codului-operație constituie o adresă de salt sau o adresă de operand.

Octetul ce urmează codului-operație este un deplasament ce se adună la conținutul unuia dintre cele două registre index pentru a forma o adresă de memorie. Acest deplasament este, ca și în cazul adresării relative, un număr cu semn reprezentat în complement față de 2 ($-128, +127$).

Adresare indirectă cu registre. Codul-operație precizează un registru pereche, de exemplu HL, BC, care conține adresa de memorie.

Adresare pe bit. Codul-operație al unei instrucțiuni de prelucrare pe bit specifică bitul asupra căruia se execută operația. Octetul din care face parte bitul respectiv poate fi adresat, la rândul lui, cu ajutorul adresării de registru, indirecte cu registru sau indexate.

Menționăm că unele din instrucțiunile Z80, de exemplu cele aritmetice sau transferurile, pot avea mai mulți operanzi. În aceste cazuri se folosesc două tipuri de adresare. De pildă, un transfer utilizează adresarea imediată pentru a specifica sursa și adresarea indirectă cu registru sau indexată pentru a specifica destinația.

În tabelele prezentate mai jos se vor folosi următoarele notații și simboluri pentru indicatorii de condiții:

S *Indicator de semn.* S=1 dacă cel mai semnificativ bit al rezultatului este "1", rezultatul este negativ.

Z *Indicator de zero.* Z=1 dacă rezultatul operație este o încărcare a lui 00H în acumulator.

P/V *Indicator de paritate/depășire.* După cum se vede, paritatea (P) și depășirea utilizează același indicator de condiție. Operațiile logice afectează indicatorul în funcție de paritatea rezultatului, iar cele aritmetice în funcție de depășire. Dacă P/V memorează paritatea atunci P/V=1 când rezultatul este par. În cazul în care P/V memorează depășirea atunci indicatorul este "1" când rezultatul produce depășire. Indicatorul de depășire, V, indică faptul că numărul în complement față de 2 din acumulator este eronat deoarece s-a depășit gama permisă: maximum +127, minimum -128. De exemplu:

$$\begin{array}{r} +119 = 0111\ 0111 \\ +\ 9 = \underline{0000\ 1001} \end{array}$$

C = 0 1000 0000 = -128 (greșit). Apare depășire.

În acest caz rezultatul este incorect: apare depășire iar indicatorul de transport rămâne "0". Situația va fi sesizată de indicatorul V care se va poziționa pe "1".

H *Indicator de transport auxiliar.* H=1 dacă operațiile de adunare sau scădere au produs un transport sau un împrumut din bitul 4 al acumulatorului. Indicatorul H nu poate fi testat prin program el fiind utilizat numai de instrucțiunea DAA.

N *Indicator de adunare/scădere.* N=1 dacă operația precedentă a fost scădere. De asemenea, nu poate fi testat prin program fiind utilizat numai de DAA.

C *Indicator de transport.* C=1 dacă operația a produs un transport din cel mai semnificativ bit al operandului sau al rezultatului.

◇ Indicatorul este afectat în funcție de rezultatul operației.

• Indicatorul nu este modificat de operație.

0 Indicatorul este pus pe "0" de operație.

1 Indicatorul este pus pe "1" de operație.

- × Valoarea indicatorului nu are importanță.
- V P/V memorează depășirea.
- P P/V memorează paritatea.

În scrierea mnemonicelor Z80 se vor întrebuința următoarele notații:

- r, r'* Unul din registrele UC-Z80: A, B, C, D, E, H, L.
- n* Expresie pe un octet în gama (0,255).
- (HL) Conținutul memoriei la locația adresată de conținutul HL.
- d* Expresie pe un octet în gama (-128, +127).
- nn* Expresie pe doi octeți în gama (0, 65535).
- (*nn*) Conținutul memoriei la locația adresată de expresia *nn*.
- dd* Unul din registrele duble: BC, DE, HL, SP.
- qq* Unul din registrele duble: BC, DE, HL, AF.
- s* Poate fi *r, n, (HL), (IX+d)* sau $(IY+d)$.
- m* Poate fi *r, (HL), (IX+d)* sau $(IY+d)$.
- ss* Unul din registrele duble: BC, DE, HL, SP.
- pp* Unul din registrele duble: BC, DE, IX, SP.
- rr* Unul din registrele duble: BC, IY, SP, DE.
- b* Expresie în gama (0, 7).
- cc* Starea indicatorilor de condiții.
- e* Expresie pe un octet în gama (-126, +129).

Pentru mnemonicele 8080 se mai folosesc și simbolurile:

- rp* Unul din registrele pereche; B pentru BC, D pentru DE, H pentru HL și SP pentru indicatorul vârfului de stivă.
- PSW Desemnează perechea de registre AF.

Descrierea ciclilor-mașină se va face utilizând următoarele prescurtări:

- CM Citire din memoria externă.
- CMH Citire din memoria externă – octet mai semnificativ.
- CML Citire din memoria externă – octet mai puțin semnificativ.
- CO Citire operand.
- COH Citire operand – octet mai semnificativ.
- COL Citire operand octet mai puțin semnificativ.
- CPO Citire din *port* de I/E.
- CSH Citire din stivă – octet mai semnificativ.
- CSL Citire din stivă – octet mai puțin semnificativ.
- ECO Extragere cod-operație.
- OI Operație internă.
- SM Scriere în memoria externă.
- SMH Scriere în memoria externă – octet mai semnificativ.
- SML Scriere în memoria externă – octet mai puțin semnificativ.
- SPO Scriere în *port* de I/E.
- SSH Scriere în stivă – octet mai semnificativ.
- SSL Scriere în stivă – octet mai puțin semnificativ.
- () Număr de stări T necesare execuției unui ciclu-mașină.

TABELUL 2.2. Transferuri pe 8 biți

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții					
			Binar	Hexa	S	Z	H	P/V N C		
LD r,r'	MOV r,r'	$r \leftarrow r'$	01	r r'			×	×		
LD r,n	MVI r,n	$r \leftarrow n$	00	r 110 ← n →			×	×		
LD r,(HL)	MOV r,M	$r \leftarrow (HL)$	01	r 110			×	×		
LD r,(IX+d)		$r \leftarrow (IX+d)$	11	011 101 r 110 ← d →	DD		×	×		
LD r,(IY+d)		$r \leftarrow (IY+d)$	11	111 101 r 110 ← d →	FD		×	×		
LD (HL),r	MOV M,r	$(HL) \leftarrow r$	01	110 r			×	×		
LD (IX+d),r		$(IX+d) \leftarrow r$	11	011 101 110 r ← d →	DD		×	×		
LD (IY+d),r		$(IY+d) \leftarrow r$	11	111 101 110 r ← d →	FD		×	×		
LD (HL),n	MVI M,n	$(HL) \leftarrow n$	00	110 110 ← n →	36		×	×		
LD (IX+d),n		$(IX+d) \leftarrow n$	11	011 101 110 110 ← d → ← n →	DD 36		×	×		
LD (IY+d),n		$(IY+d) \leftarrow n$	11	111 101 110 110 ← d → ← n →	FD 36		×	×		
LD A,(BC)	LDAX B	$A \leftarrow (BC)$	00	001 010	0A		×	×		
LD A,(DE)	LDAX D	$A \leftarrow (DE)$	00	011 010	1A		×	×		
LD A,(nn)	LDA nn	$A \leftarrow (nn)$	00	111 010 ← n → ← n →	3A		×	×		
LD (BC),A	STAX B	$(BC) \leftarrow A$	00	000 010	02		×	×		
LD (DE),A	STAX D	$(DE) \leftarrow A$	00	010 010	12		×	×		
LD (nn),A	STA nn	$(nn) \leftarrow A$	00	110 010 ← n → ← n →	32		×	×		

Ciclii-mașină					Observații și note																
M ₁	M ₂	M ₃	M ₄	M ₅																	
ECO(4)					<table border="1"> <thead> <tr> <th>r, r'</th> <th>Registru</th> </tr> </thead> <tbody> <tr> <td>000</td> <td>B</td> </tr> <tr> <td>001</td> <td>C</td> </tr> <tr> <td>010</td> <td>D</td> </tr> <tr> <td>011</td> <td>E</td> </tr> <tr> <td>100</td> <td>H</td> </tr> <tr> <td>101</td> <td>L</td> </tr> <tr> <td>111</td> <td>A</td> </tr> </tbody> </table>	r, r'	Registru	000	B	001	C	010	D	011	E	100	H	101	L	111	A
r, r'	Registru																				
000	B																				
001	C																				
010	D																				
011	E																				
100	H																				
101	L																				
111	A																				
ECO(4)	CO(3)																				
ECO(4)	CM(3)																				
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(3)																		
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(3)																		
ECO(4)	SM(3)																				
ECO(4)+ ECO(4)	CO(3)	OI(5)	SM(3)																		
ECO(4)+ ECO(4)	CO(3)	OI(5)	SM(3)																		
ECO(4)	CO(3)	SM(3)																			
ECO(4)+ ECO(4)	CO(3)	CO(5)	SM(3)																		
ECO(4)+ ECO(4)	CO(3)	CO(5)	SM(3)	Nota 1																	
ECO(4)	CM(3)																				
ECO(4)	CM(3)																				
ECO(4)	COL(3)	COH(4)	CM(3)																		
ECO(4)	SM(3)																				
ECO(4)	SM(3)																				
ECO(4)	COL(3)	COH(3)	SM(3)																		

TABELUL 2.2 Transferuri pe 8 biți (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V	N	C		
LD A,I		A ← I	11 01	101 101 010 111	ED 57	♦	♦	×	0	×	IFF	0
LD A,R		A ← R	11 01	101 101 011 111	ED 5F	♦	♦	×	0	×	IFF	0
LD I,A		I ← A	11 01	101 101 000 111	ED 47	.	.	×	.	×	.	.
LD R,A		R ← A	11 01	101 101 001 111	ED 4F	.	.	×	.	×	.	.

TABELUL 2.3. Transferuri pe 16 biți

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V	N	C		
LD dd,nn	LXI rp,nn	dd ← nn	00 ← ←	dd0 001 n → n →		.	.	×	.	×	.	.
LD IX,nn		IX ← nn	11 00 ← ←	011 101 100 001 n → n →	DD 21	.	.	×	.	×	.	.
LD IY,nn		IY ← nn	11 00 ← ←	111 101 100 001 n → n →	FD 21	.	.	×	.	×	.	.
LD HL,(nn)	LHLD nn	H ← (nn+1) L ← (nn)	00 ← ←	101 010 n → n →	2A	.	.	×	.	×	.	.
LD dd,(nn)		dd _H ← (nn+1) dd _L ← (nn)	11 01 ← ←	101 101 dd1 011 n → n →	ED	.	.	×	.	×	.	.
LD IX,(nn)		IX _H ← (nn+1) IX _L ← (nn)	11 00 ← ←	011 101 101 010 n → n →	DD 2A	.	.	×	.	×	.	.
LD IY,(nn)		IY _H ← (nn+1) IY _L ← (nn)	11 00 ← ←	111 101 101 010 n → n →	FD 2A	.	.	×	.	×	.	.

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)+ ECO(5)					

Ciclii-mașină					Observații și note	
M ₁	M ₂	M ₃	M ₄	M ₅	dd	Registru
ECO(4)	COL(3)	COH(3)			00	BC
ECO(4)+ ECO(4)	COL(3)	COH(3)			01	DE
					10	HL
					11	SP
ECO(4)+ ECO(4)	COL(3)	COH(3)			Nota 2	
ECO(4)	COL(3)	COH(3)	CML(3)	CMH(3)		
ECO(4)+ ECO(4)	COL(3)	COH(3)	CML(3)	CMH(3)		
ECO(4)+ ECO(4)	COL(3)	COH(3)	CML(3)	CMH(3)		
ECO(4)+ ECO(4)	COL(3)	COH(3)	CML(3)	CMH(3)		Indice H = mai semnificativ Indice L = mai puțin semnificativ

TABELUL 2.3. Transferuri pe 16 biți (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V N C					
LD (nn),HL	SHLD nn	(nn+1) ← H (nn) ← L	00 ← n → ← n →	100 010 n n	22	.	.	×	.	×	.	.	.
LD (nn),dd		(nn+1) ← dd _H (nn) ← dd _L	11 01 ← n → ← n →	101 101 dd0 011 n n	ED	.	.	×	.	×	.	.	.
LD (nn),IX		(nn+1) ← IX _H (nn) ← IX _L	11 00 ← n → ← n →	011 101 100 010 n n	DD 22	.	.	×	.	×	.	.	.
LD (nn),IY		(nn+1) ← IY _H (nn) ← IY _L	11 00 ← n → ← n →	111 101 100 010 n n	FD 22	.	.	×	.	×	.	.	.
LD SP,HL	SPHL	SP ← HL	11	111 001	F9	.	.	×	.	×	.	.	.
LD SP,IX		SP ← IX	11 11	011 101 111 001	DD F9	.	.	×	.	×	.	.	.
LD SP,IY		SP ← IY	11 11	111 101 111 001	FD F9	.	.	×	.	×	.	.	.
PUSH qq	PUSH rp PUSH PSW	(SP-2) ← qq _L (SP-1) ← qq _H SP ← SP-2	11	qq0 101		.	.	×	.	×	.	.	.
PUSH IX		(SP-2) ← IX _L (SP-1) ← IX _H SP ← SP-2	11 11	011 101 100 101	DD E5	.	.	×	.	×	.	.	.
PUSH IY		(SP-2) ← IY _L (SP-1) ← IY _H SP ← SP-2	11 11	111 101 100 101	FD E5	.	.	×	.	×	.	.	.
POP qq	POP rp POP PSW	qq _H ← (SP+1) qq _L ← (SP) SP ← SP+2	11	qq0 001		.	.	×	.	×	.	.	.
POP IX		IX _H ← (SP+1) IX _L ← (SP) SP ← SP+2	11 11	011 101 100 001	DD E1	.	.	×	.	×	.	.	.
POP IY		IY _H ← (SP+1) IY _L ← (SP) SP ← SP+2	11 11	111 101 100 001	FD E1	.	.	×	.	×	.	.	.

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)	COL(3)	COH(3)	SML(3)	SMH(3)	
ECO(4)+ ECO(4)	COL(3)	COH(3)	SML(3)	SMH(3)	
ECO(4)+ ECO(4)	COL(3)	COH(3)	SML(3)	SMH(3)	
ECO(4)+ ECO(4)	COL(3)	COH(3)	SML(3)	SMH(3)	
ECO(6)					
ECO(4)+ ECO(6)					
ECO(4)+ ECO(6)					
ECO(5) SP-1 →	SSH(3) SP-1 →	SSL(3)			
ECO(4)+ ECO(5) SP-1 →	SSH(3) SP-1 →	SSL(3)			
ECO(4)+ ECO(5) SP-1 →	SSH(3) SP-1 →	SSL(3)			
ECO(4)	CSL(3) SP+1 →	CSH(3) SP+1 →			
ECO(4)+ ECO(4)	CSL(3) SP+1 →	CSH(3) SP+1 →			
ECO(4)+ ECO(4)	CSL(3) SP+1 →	CSH(3) SP+1 →			

TABELUL 2.4. Schimburi între registre, transfer de blocuri, căutări

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V N C					
EX DE,HL	XCHG	DE ↔ HL	11	101 011	EB	.	.	×	.	×	.	.	.
EX AF,AF'		AF ↔ AF'	00	001 000	08	.	.	×	.	×	.	.	.
EXX		BC ↔ BC' DE ↔ DE' HL ↔ HL'	11	011 001	D9	.	.	×	.	×	.	.	.
EX (SP),HL	XTHL	H ↔ (SP+1) L ← (SP)	11	100 011	E3	.	.	×	.	×	.	.	.
EX (SP),IX		IX _H ↔ (SP+1) IX _L ↔ (SP)	11 11	011 101 100 011	DD E3	.	.	×	.	×	.	.	.
EX (SP),IY		IY _H ↔ (SP+1) IY _L ↔ (SP)	11 11	111 101 100 011	FD E3	.	.	×	.	×	.	.	.
LDI		(DE) ← (HL) DE ← DE+1 HL ← HL+1 BC ← BC-1	11 10	101 101 100 000	ED A0	.	.	×	0	×	0	.	.
LDIR		(DE) ← (HL) DE ← DE+1 HL ← HL+1 BC ← BC-1 se repetă până când BC=0	11 10	101 101 110 000	ED B0	.	.	×	0	×	0	0	.
LDD		(DE) ← (HL) DE ← DE-1 HL ← HL-1 BC ← BC-1	11 10	101 101 101 000	ED A8	.	.	×	0	×	0	.	.
LDDR		(DE) ← (HL) DE ← DE-1 HL ← HL+1 BC ← BC-1 se repetă până când BC=0	11 10	101 101 111 000	ED B8	.	.	×	0	×	0	0	.
CPI		A - (HL) HL ← HL+1 BC ← BC-1	11 10	101 101 100 001	ED A1	0	0	×	0	×	0	1	.
CPIR		A - (HL) HL ← HL+1 BC ← BC-1 se repetă până când A=(HL) sau BC=0	11 10	101 101 110 001	ED B1	0	0	×	0	×	0	1	.

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)					
ECO(4)					
ECO(4)					
ECO(4)	CSL(3) SP+1 →	CSH(4)	SSH(3) SP-1 →	SSL(5)	
ECO(4)+ ECO(4)	CSL(3) SP+1 →	CSH(4)	SSH(3) SP-1 →	SSL(5)	
ECO(4)+ ECO(4)	CSL(3) SP+1 →	CSH(4)	SSH(3) SP-1 →	SSL(5)	
ECO(4)+ ECO(4)	CM(3)	SM(5)			Nota 3 Nota 4
ECO(4)+ ECO(4)	CM(3)	SM(5)	OI(5) numai când BC ≠ 0		
ECO(4)+ ECO(4)	CM(3)	SM(5)			Nota 4
ECO(4)+ ECO(4)	CM(3)	SM(5)	OI(5) numai când BC ≠ 0		
ECO(4)+ ECO(4)	CM(3)	OI(5)			Nota 4 Nota 5 Nota 6
ECO(4)+ ECO(4)	CM(3)	OI(5)	OI(5) numai când BC ≠ 0		Nota 4 Nota 6

TABELUL 2.4. Schimburi între registre, transfer de blocuri, căutări (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții						
			Binar	Hexa	S	Z	H	P/V N C			
CPD		A ← (HL) HL ← HL-1 BC ← BC-1	11 101 101 10 101 001	ED A9	0	0	×	0	×	0	1
CPDR		A ← (HL) HL ← HL-1 BC ← BC-1 se repetă până când A=(HL) sau BC=0	11 101 101 10 111 001	ED B9	0	0	×	0	×	0	1

TABELUL 2.5. Operații aritmetice și logice pe 8 biți

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V N C				
ADD A,r	ADD r	A ← A + r	10 <000> r		0	0	×	0	×	V	0	0
ADD A,n	ADI n	A ← A + n	11 <000> 110 ← n →		0	0	×	0	×	V	0	0
ADD A,(HL)	ADD M	A ← A + (HL)	10 <000> 110		0	0	×	0	×	V	0	0
ADD A,(IX+d)		A ← A + (IX+d)	11 011 101 10 <000> 110 ← d →	DD	0	0	×	0	×	V	0	0
ADD A,(IY+d)		A ← A + (IY+d)	11 111 101 10 <000> 110 ← d →	FD	0	0	×	0	×	V	0	0
ADC A,s	ADC r ADC M ACI n	A ← A + s + CY	<001>		0	0	×	0	×	V	0	0
SUB s	SUB r SUB M SUI n	A ← A - s - CY	<010>		0	0	×	0	×	V	0	0
SBC A,s	SBB r SBB M SBI n	A ← A - s - CY	<011>		0	0	×	0	×	V	0	0
AND s	ANA r ANA M ANI n	A ← A ∧ s	<100>		0	0	×	1	×	P	0	0

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)+ ECO(4)	CM(3)	OI(5)			Nota 4 Nota 6
ECO(4)+ ECO(4)	CM(3)	OI(5)	OI(5) numai când BC ≠ 0		Nota 4 Nota 6

Ciclii-mașină					Observații și note																
M ₁	M ₂	M ₃	M ₄	M ₅																	
ECO(4)					<table border="1"> <thead> <tr> <th>r</th> <th>Registru</th> </tr> </thead> <tbody> <tr><td>000</td><td>B</td></tr> <tr><td>001</td><td>C</td></tr> <tr><td>010</td><td>D</td></tr> <tr><td>011</td><td>E</td></tr> <tr><td>100</td><td>H</td></tr> <tr><td>101</td><td>L</td></tr> <tr><td>111</td><td>A</td></tr> </tbody> </table>	r	Registru	000	B	001	C	010	D	011	E	100	H	101	L	111	A
r	Registru																				
000	B																				
001	C																				
010	D																				
011	E																				
100	H																				
101	L																				
111	A																				
ECO(4)	CO(3)																				
ECO(4)	CM(3)																				
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(3)																		
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(3)																		
La fel ca la ADD, funcție de s					s poate fi r, n, (HL), (IX+d) sau (Y+d), ca în cazul instrucțiunilor ADD. Pentru a se obține codul-obiect se înlocuiesc biții <000> din codul-obiect al instrucțiunii ADD corespunzătoare cu biții indicați.																
La fel ca la ADD, funcție de s																					
La fel ca la ADD, funcție de s																					
La fel ca la ADD, funcție de s																					

TABELUL 2.5. Operații aritmetice și logice pe 8 biți (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V N C					
OR s	ORA r ORA M ORI n	$A \leftarrow A \vee s$	<110>			0	0	x	0	x	P	0	0
XOR s	XRA r XRA M XRI n	$A \leftarrow A \oplus s$	<101>			0	0	x	0	x	P	0	0
CP s	CMP r CMP M CPI n	$A - s$	<111>			0	0	x	0	x	V	1	0
INC r	INR r	$r \leftarrow r + 1$	00 r <100>			0	0	x	0	x	V	0	.
INC (HL)	INR M	$(HL) \leftarrow (HL) + 1$	00 110 <100>			0	0	x	0	x	V	0	.
INC (IX+d)		$(IX+d) \leftarrow (IX+d) + 1$	11 011 101 00 110 <100> $\leftarrow d \rightarrow$		DD	0	0	x	0	x	V	0	.
INC (IY+d)		$(IY+d) \leftarrow (IY+d) + 1$	11 111 101 00 110 <100> $\leftarrow d \rightarrow$		FD	0	0	x	0	x	V	0	.
DEC m	DCR r DCR M	$m \leftarrow m - 1$	<101>			0	0	x	0	x	V	1	.

TABELUL 2.6. Operații aritmetice generale și operații de comandă a UC-Z80

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V N C					
DAA	DAA	Convertește conținutul acumulatorului într-un format BCD după adu- nări sau scăderi cu ope- ranzii în format BCD	00 100 111		27	0	0	x	0	x	P	.	0
CPL	CMA	$A \leftarrow \bar{A}$	00 101 111		2F	.	.	x	1	x	.	1	.
NEG		$A \leftarrow 0 - A$	11 101 101 01 000 100		ED 44	0	0	x	0	x	V	1	0

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
La fel ca la ADD, funcție de s -					m poate fi r, (HL), (IX+d) sau (Y+d); ca în cazul instrucțiunilor INC. Pentru a se afla codul-obiect se înlocuiesc bijii <100> cu <101>
La fel ca la ADD, funcție de s					
La fel ca la ADD, funcție de s					
ECO(4)					
ECO(4)	CM(4)	SM(3)			
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(4)	SM(3)	
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(4)	SM(3)	
La fel ca la INC, funcție de m					

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)					Nota 7
ECO(4)					Complement față de 1. Nota 8
ECO(4)+ ECO(4)					Complement față de 2. Nota 9

TABELUL 2.6. Operații aritmetice generale și operații de comandă a UC-Z80 (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V	N	C			
CCF	CMC	$CY \leftarrow \overline{CY}$	00	111 111	3F	.	.	x	x	x	.	0	⊕
SCF	STC	$CY \leftarrow 1$	00	110 111	37	.	.	x	0	x	.	0	1
NOP	NOP		00	000 000	00	.	.	x	.	x	.	.	.
HALT	HLT	Oprire UC-Z80	01	110 110	76	.	.	x	.	x	.	.	.
DI	DI	$IFF_{1,2} \leftarrow 0$	11	110 011	F3	.	.	x	.	x	.	.	.
EI	EI	$IFF_{1,2} \leftarrow 1$	11	111 011	FB	.	.	x	.	x	.	.	.
IM 0		Stabilire mod întreruperi 0	11	101 101	ED	.	.	x	.	x	.	.	.
			01	000 110	46
IM 1		Stabilire mod întreruperi 1	11	101 101	ED	.	.	x	.	x	.	.	.
			01	010 110	56
IM 2		Stabilire mod întreruperi 2	11	101 101	ED	.	.	x	.	x	.	.	.
			01	011 110	5E

TABELUL 2.7. Operații aritmetice pe 16 biți

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V	N	C			
ADD HL,ss	DAD rp	$HL \leftarrow HL + ss$	00	ss1 001		.	.	x	x	x	.	0	⊕
ADC HL,ss		$HL \leftarrow HL + ss + CY$	11	101 101 01 ss1 010	ED	⊕	⊕	x	x	x	V	0	⊕
SBC HL,ss		$HL \leftarrow HL - ss - CY$	11	101 101 01 ss0 010	ED	⊕	⊕	x	x	x	V	1	⊕
ADD IX,pp		$IX \leftarrow IX + pp$	11	011 101 01 pp1 001	DD	.	.	x	x	x	.	0	⊕
ADD IY,rr		$IY \leftarrow IY + rr$	11	111 101 00 rr1 001	FD	.	.	x	x	x	.	0	⊕
INC ss	INX rp	$ss \leftarrow ss + 1$	00	ss0 011		.	.	x	.	x	.	.	.
INC IX		$IX \leftarrow IX + 1$	11	011 101 00 100 011	DD	.	.	x	.	x	.	.	.
INC IY		$IY \leftarrow IY + 1$	11	111 101 00 100 011	FD	.	.	x	.	x	.	.	.







Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)					Întreruperile nu sunt eșantionate la sfârșitul instrucțiunilor EI și DI
ECO(4)					
ECO(4)+ ECO(4)					
ECO(4)+ ECO(4)					
ECO(4)+ ECO(4)					

Ciclii-mașină					Observații și note																				
M ₁	M ₂	M ₃	M ₄	M ₅																					
ECO(4)	OI(4)	OI(3)			<table border="1"> <thead> <tr> <th>ss</th> <th>Registre</th> </tr> </thead> <tbody> <tr> <td>00</td> <td>BC</td> </tr> <tr> <td>01</td> <td>DE</td> </tr> <tr> <td>10</td> <td>HL</td> </tr> <tr> <td>11</td> <td>SP</td> </tr> </tbody> </table> <table border="1"> <thead> <tr> <th>pp</th> <th>Registre</th> </tr> </thead> <tbody> <tr> <td>00</td> <td>BC</td> </tr> <tr> <td>01</td> <td>DE</td> </tr> <tr> <td>10</td> <td>IX</td> </tr> <tr> <td>11</td> <td>SP</td> </tr> </tbody> </table>	ss	Registre	00	BC	01	DE	10	HL	11	SP	pp	Registre	00	BC	01	DE	10	IX	11	SP
ss	Registre																								
00	BC																								
01	DE																								
10	HL																								
11	SP																								
pp	Registre																								
00	BC																								
01	DE																								
10	IX																								
11	SP																								
ECO(4)+ ECO(4)	OI(4)	OI(3)																							
ECO(4)+ ECO(4)	OI(4)	OI(3)																							
ECO(4)+ ECO(4)	OI(4)	OI(3)																							
ECO(4)+ ECO(4)	OI(4)	OI(3)																							
ECO(6)																									
ECO(4)+ ECO(6)																									
ECO(4)+ ECO(6)																									

TABELUL 2.7. Operații aritmetice pe 16 biți (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V N C					
DEC ss	DCX rp	$ss \leftarrow ss - 1$	00	ssl 011		.	.	x	.	x	.	.	.
DEC IX		$IX \leftarrow IX - 1$	11	011 101 00 101 011	DD	.	.	x	.	x	.	.	.
DEC IY		$IY \leftarrow IY - 1$	11	111 101 00 101 011	FD	.	.	x	.	x	.	.	.

TABELUL 2.8. Rotații și deplasări

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V N C					
RLCA	RLC		00	000 111	07	.	.	x	0	x	.	0	♠
RLA	RAL		00	010 111	17	.	.	x	0	x	.	0	♠
RRCA	RRC		00	001 111	0F	.	.	x	0	x	.	0	♠
RRA	RAR		00	011 111	1F	.	.	x	0	x	.	0	♠
RLC r			11	001 011 00 <000> r	CB	♠	♠	x	0	x	P	0	♠
RLC (HL)			11	001 011 00 <000> 110	CB	♠	♠	x	0	x	P	0	♠
RLC (IX+d)			11	011 101 11 001 011 ← d → 00 <000> 110	DD CB	♠	♠	x	0	x	P	0	♠

Ciclii-mașină					Observații și note	
M ₁	M ₂	M ₃	M ₄	M ₅		
ECO(6)					rr	Registre
ECO(4)+ ECO(6)					00	BC
ECO(4)+ ECO(6)					01	DE
ECO(4)+ ECO(6)					10	IY
ECO(4)+ ECO(6)					11	SP

Ciclii-mașină					Observații și note	
M ₁	M ₂	M ₃	M ₄	M ₅		
ECO(4)						
ECO(4)						
ECO(4)						
ECO(4)						
ECO(4)						
ECO(4)+ ECO(4)						
ECO(4)+ ECO(4)						
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(4)	SM(3)		

TABELUL 2.8. Rotații și deplasări (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V	N	C		
RLC (Y+d)			11 111 101 11 001 011 ← d → 00 <000> 110	FD CB	♠	♠	×	0	×	P	0	♠
RL m			<010>		♠	♠	×	0	×	P	0	♠
RRC m			<001>		♠	♠	×	0	×	P	0	♠
RR m			<011>		♠	♠	×	0	×	P	0	♠
SLA m			<100>		♠	♠	×	0	×	P	0	♠
SRA m			<101>		♠	♠	×	0	×	P	0	♠
SRL m			<111>		♠	♠	×	0	×	P	0	♠
RLD			11 101 101 01 101 111	ED 6F	♠	♠	×	0	×	P	0	♠
RRD			11 101 101 01 100 111	ED 67	♠	♠	×	0	×	P	0	♠

TABELUL 2.9. Prelucrări pe bit

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V	N	C		
BIT b,r		$Z \leftarrow \overline{r_b}$	11 001 011 01 b r	CB	×	♠	×	1	×	×	×	0
BIT b,(HL)		$Z \leftarrow \overline{(HL)_b}$	11 001 011 01 b 110	CB	×	♠	×	1	×	×	×	0
BIT b,(IX+d)		$Z \leftarrow \overline{(IX+d)_b}$	11 011 101 11 001 011 ← d → 01 b 110	DD CB	×	♠	×	1	×	×	×	0

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(4)	SM(3)	<p>m=r, (HL), (IX+d), (IY+d) Pentru a obține codul-obiect se înlocuiesc biții <000> din codul-obiect al instrucțiunii RLC corespunzătoare cu biții indicați</p>
La fel ca RLC, funcție de m					
La fel ca RLC, funcție de m					
La fel ca RLC, funcție de m					
La fel ca RLC, funcție de m					
La fel ca RLC, funcție de m					
ECO(4)+ ECO(4)	CM(3)	OI(4)	SM(3)		
ECO(4)+ ECO(4)	CM(3)	OI(4)	SM(3)		
ECO(4)+ ECO(4)	CM(3)	OI(4)	SM(3)		

Ciclii-mașină					Observații și note	
M ₁	M ₂	M ₃	M ₄	M ₅		
ECO(4)+ ECO(4)					r	Registru
ECO(4)+ ECO(4)	CM(4)				000	B
ECO(4)+ ECO(4)					001	C
ECO(4)+ ECO(4)					010	D
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(4)		011	E
ECO(4)+ ECO(4)					100	H
ECO(4)+ ECO(4)					101	L
ECO(4)+ ECO(4)					111	A

TABELUL 2.9. Prelucrări pe bit (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V N C				
BIT b,(Y+d)		$Z \leftarrow \overline{(Y+d)}_b$	11 111 101 11 001 011 ← d → 01 b 110	FD CB	×	0	×	1	×	×	0	.
SET b,r		$r_b \leftarrow 1$	11 001 011 <11> b r	CB	.	.	×	.	×	.	.	.
SET b,(HL)		$(HL)_b \leftarrow 1$	11 001 011 <11> b 110	CB	.	.	×	.	×	.	.	.
SET b,(IX+d)		$(IX+d)_b \leftarrow 1$	11 011 101 11 001 011 ← d → <11> b 110	DD CB	.	.	×	.	×	.	.	.
SET b,(Y+d)		$(Y+d)_b \leftarrow 1$	11 111 101 11 001 011 ← d → <11> b 110	FD CB	.	.	×	.	×	.	.	.
RES b,m		$m_b \leftarrow 0$	<10>	FD	.	.	×	.	×	.	.	.

TABELUL 2.10. Salturi

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V N C				
JP nn	JMP nn	$PC \leftarrow nn$	11 000 011 ← n → ← n →	C3	.	.	×	.	×	.	.	.
JP cc,nn	Jcc nn	Dacă cc adevărat, $PC \leftarrow nn$, altfel con- tinuă	11 cc 010 ← n → ← n →		.	.	×	.	×	.	.	.
JR e		$PC \leftarrow PC + e$	00 011 000 ← e-2 →	18	.	.	×	.	×	.	.	.
JR C,e		Dacă C=0 continuă Dacă C=1 $PC \leftarrow PC + e$	00 111 000 ← e-2 →	38	.	.	×	.	×	.	.	.

Ciclii-mașină					Observații și note	
M ₁	M ₂	M ₃	M ₄	M ₅	b	Bit testat
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(4)		000	0
					001	1
					010	2
ECO(4)+ ECO(4)					011	3
					100	4
ECO(4)+ ECO(4)	CM(4)	SM(3)			101	5
					110	6
					111	7
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(4)	SM(3)		
ECO(4)+ ECO(4)	CO(3)	OI(5)	CM(4)	SM(3)		
La fel ca SET, funcție de m					m=r, (HL), (IX+d), (IY+d) Pentru a obține codul-obiect se înlocuiesc biții <11> din codul-obiect al instrucțiunii SET corespunzătoare cu biții <10>.	

Ciclii-mașină					Observații și note	
M ₁	M ₂	M ₃	M ₄	M ₅	cc	Condiția
ECO(4)	COL(3)	COH(3)			000	NZ (non-zero)
					001	Z (zero)
ECO(4)	COL(3)	COH(3)			010	NC (non-carry)
					011	C (carry)
					100	PO (împar)
ECO(4)	CO(3)	OI(5)			101	PE (par)
					110	PE (pozitiv)
ECO(4)	CO(3)	OI(5)*			111	M (negativ)

TABELUL 2.10. Salturi (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V N C				
JR NC,e		Dacă C=1 continuă Dacă C=0 PC ← PC+e	00 110 000 ← e-2 →	30	.	.	x	.	x	.	.	.
JR Z,e		Dacă Z=0 continuă Dacă Z=1 PC ← PC+e	00 101 000 ← e-2 →	28	.	.	x	.	x	.	.	.
JR NZ,e		Dacă Z=1 continuă Dacă Z=0 PC ← PC+e	00 100 000 ← e-2 →	20	.	.	x	.	x	.	.	.
JP (HL)	PCHL	PC ← HL	11 101 001	E9	.	.	x	.	x	.	.	.
JP (IX)		PC ← IX	11 011 101 11 101 001	DD E9	.	.	x	.	x	.	.	.
JP (IY)		PC ← IY	11 111 101 11 101 001	FD E9	.	.	x	.	x	.	.	.
DJNZ e		B ← B - 1 Dacă B=0 continuă Dacă B≠0 PC ← PC+e	00 010 000 ← e-2 →	10	.	.	x	.	x	.	.	.

TABELUL 2.11. Apeluri de subrutine, reveniri, instrucțiuni de restart

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V N C				
CALL nn	CALL nn	(SP-1) ← PC _H (SP-2) ← PC _L PC ← nn	11 001 101 ← n → ← n →	CD	.	.	x	.	x	.	.	.
CALL cc,nn	Ccc nn	Dacă cc adevărat (=1) CALL nn, altfel con- tinuă	11 cc 100 ← n → ← n →		.	.	x	.	x	.	.	.
RET	RET	PC _L ← (SP) PC _H ← (SP+1)	11 001 001	C9	.	.	x	.	x	.	.	.
RET cc	Rcc	Dacă cc=0 continuă Dacă cc=1 RET	11 cc 000		.	.	x	.	x	.	.	.

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)	CO(3)	OI(5)*			* M3 numai dacă se îndeplinește condiția (la salt) e reprezintă un număr scris în complement față de 2 cuprins între -126 și +129
ECO(4)	CO(3)	OI(5)*			
ECO(4)	CO(3)	OI(5)*			
ECO(4)					
ECO(4)+ ECO(4)					
ECO(4)+ ECO(4)					
ECO(4)	CO(3)	OI(5) dacă B ≠ 0			

Ciclii-mașină					Observații și note																											
M ₁	M ₂	M ₃	M ₄	M ₅																												
ECO(4)	COL(3)	COH(4)	SSH(3)	SSL(3)	<table border="1"> <thead> <tr> <th>cc=0</th> <th>cc</th> <th>Condiția</th> </tr> </thead> <tbody> <tr> <td></td> <td>000</td> <td>NZ (non-zero)</td> </tr> <tr> <td></td> <td>001</td> <td>Z (zero)</td> </tr> <tr> <td></td> <td>010</td> <td>NC (non-carry)</td> </tr> <tr> <td></td> <td>011</td> <td>C (carry)</td> </tr> <tr> <td></td> <td>100</td> <td>PO (impar)</td> </tr> <tr> <td></td> <td>101</td> <td>PE (par)</td> </tr> <tr> <td></td> <td>110</td> <td>P (pozitiv)</td> </tr> <tr> <td></td> <td>111</td> <td>M (negativ)</td> </tr> </tbody> </table>	cc=0	cc	Condiția		000	NZ (non-zero)		001	Z (zero)		010	NC (non-carry)		011	C (carry)		100	PO (impar)		101	PE (par)		110	P (pozitiv)		111	M (negativ)
cc=0	cc	Condiția																														
	000	NZ (non-zero)																														
	001	Z (zero)																														
	010	NC (non-carry)																														
	011	C (carry)																														
	100	PO (impar)																														
	101	PE (par)																														
	110	P (pozitiv)																														
	111	M (negativ)																														
ECO(4)	COL(3)	COH(3)	SSH(3)	SSL(3)																												
ECO(4)	COL(3)	COH(4)	SSH(3)	SSL(3)																												
ECO(4)	CSL(3)	CSH(3)																														
ECO(5)	CSL(3) dacă cc=1	CSH(3) dacă cc=1																														

TABELUL 2.11. Apeluri de subrutine, reveniri, instrucțiuni de restart (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V N C					
RETI		Revenire din intrerupere	11 01	101 101 001 101	ED 4D	.	.	×	.	×	.	.	.
RETN		Revenire din intrerupere nemascabilă	11 01	101 101 000 101	ED 45	.	.	×	.	×	.	.	.
RST p	RST t	(SP-1) ← PC _H (SP-2) ← PC _L PC _H ← 0 PC _L ← p	11	t 111		.	.	×	.	×	.	.	.

TABELUL 2.12. Operații de intrare/ieșire

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții								
			Binar	Hexa	S	Z	H	P/V N C					
IN A,(n)	IN n	A ← (n)	11 ←	011 011 n →	DB	.	.	×	.	×	.	.	.
IN r,(C)		r ← (C)	11 01	101 101 r 000	ED	‡	‡	×	‡	×	P	0	.
INI		(HL) ← (C) B ← B - 1 HL ← HL + 1	11 10	101 101 100 010	ED A2	×	‡	×	×	×	×	‡	×
INIR		(HL) ← (C) B ← B - 1 HL ← HL + 1 se repetă până când B=0	11 10	101 101 110 010	ED B2	×	1	×	×	×	×	‡	×
IND		(HL) ← (C) B ← B - 1 HL ← HL - 1	11 10	101 101 101 010	ED AA	×	‡	×	×	×	×	‡	×
INDR		(HL) ← (C) B ← B - 1 HL ← HL - 1 se repetă până când B=0	11 10	101 101 111 010	ED BA	×	1	×	×	×	×	‡	×
OUT (n),A	OUT n	(n) ← A	11 ←	010 011 n →	D3	.	.	×	.	×	.	‡	×

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)+ ECO(4)	CSL(3) SP+1 →	CSH(3) SP+1 →			t p 000 00H 001 08H 010 10H 011 18H 100 20H 101 28H 110 30H 111 38H
ECO(4)+ ECO(4)	CSL(3) SP+1 →	CSH(3) SP+1 →			
ECO(5) SP-1 →	SSH(3) SP-1 →	SSL(3)			

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)	CO(3)	CPO(4)			A ₀ ÷ A ₇ ← n, A ₈ ÷ A ₁₅ ← A
ECO(4)+ - ECO(4)	CPO(4)				A ₀ ÷ A ₇ ← C, A ₈ ÷ A ₁₅ ← B Nota 7
ECO(4)+ ECO(5)	CPO(4)	SM(3)			A ₀ ÷ A ₇ ← C, A ₈ ÷ A ₁₅ ← B Nota 8
ECO(4)+ ECO(5)	CPO(4)	SM(3)	OI(5) dacă B ≠ 0		A ₀ ÷ A ₇ ← C, A ₈ ÷ A ₁₅ ← B
ECO(4)+ ECO(5)	CPO(4)	SM(3)			A ₀ ÷ A ₇ ← C, A ₈ ÷ A ₁₅ ← B Nota 8
ECO(4)+ ECO(5)	CPO(4)	SM(3)	OI(5) dacă B ≠ 0		A ₀ ÷ A ₇ ← C, A ₈ ÷ A ₁₅ ← B
ECO(4)	CO(3)	SPO(4)			A ₀ ÷ A ₇ ← n, A ₈ ÷ A ₁₅ ← A

TABELUL 2.12. Operații de intrare/ieșire (continuare)

Mnemonica Z80	Mnemonica 8080	Descrierea simbolică	Codul obiect		Indicatorii de condiții							
			Binar	Hexa	S	Z	H	P/V	N	C		
OUT (C),r		(C) ← r	11 101 101 01 r 001	ED	.	.	×	.	×	.	⊕	×
OUTI		(C) ← (HL) B ← B - 1 HL ← HL + 1	11 101 101 10 100 011	ED A3	×	⊕	×	×	×	×	⊕	×
OTIR		(C) ← (HL) B ← B - 1 HL ← HL + 1 se repetă până când B=0	11 101 101 10 110 011	ED B3	×	1	×	×	×	×	⊕	×
OUTD		(C) ← (HL) B ← B - 1 HL ← HL - 1	11 101 101 10 101 011	ED AB	×	⊕	×	×	×	×	⊕	×
OTDR		(C) ← (HL) B ← B - 1 HL ← HL - 1 se repetă până când B=0	11 101 101 10 111 011	ED BB	×	1	×	×	×	×	⊕	×

NOTE:

1. Exemplu de transfer într-o locație de memorie folosind alocare indexată pentru destinație și adresare imediată pentru sursă:

LD(IX-31),44H

Instrucțiunea va apărea în memorie scrisă în următoarea ordine:

Adresa A	DD	} Cod-operație
A+1	36	
A+2	E1	} Deplasament în complement față de 2
A+3	44	

2. Exemplu de instrucțiune de transfer pe 16 biți utilizând adresarea imediată pentru sursă și adresarea de registru pentru destinație:

LD BC, 176AH

Instrucțiunea va apărea în memorie scrisă astfel:

Ciclii-mașină					Observații și note
M ₁	M ₂	M ₃	M ₄	M ₅	
ECO(4)+ ECO(4)	SPO(4)				$A_0 \div A_7 \leftarrow C, A_8 \div A_{15} \leftarrow B$ Nota 7
ECO(4)+ ECO(5)	CM(3)	SPO(4)			$A_0 \div A_7 \leftarrow C, A_8 \div A_{15} \leftarrow B$ Nota 8
ECO(4)+ ECO(5)	CM(3)	SPO(4)	OI(5) dacă $B \neq 0$		$A_0 \div A_7 \leftarrow C, A_8 \div A_{15} \leftarrow B$
ECO(4)+ ECO(5)	CM(3)	SPO(4)	OI(5)		$A_0 \div A_7 \leftarrow C, A_8 \div A_{15} \leftarrow B$ Nota 8
ECO(4)+ ECO(5)	CM(3)	SPO(4)	OI(5) dacă $B \neq 0$		$A_0 \div A_7 \leftarrow C, A_8 \div A_{15} \leftarrow B$

Adresa A

01	} Cod-operație	
6A		} Operand mai puțin semnificativ → C
17		} Operand mai semnificativ → B

3. Instrucțiunile pentru transfer de blocuri de date, LDI, LDIR, LDD și LDDR, utilizează toate, în același mod, următoarele registre:

HL, pentru a adresa locația-sursă,

DE, pentru a adresa locația-destinație și

BC, ca numărător de octeți.

Pentru folosirea corectă a celor patru instrucțiuni de transfer trebuie ca registrele HL, DE și BC să fie inițializate, în prealabil, conform operației ce se dorește a fi executată.

LDI, *Load and Increment*, încărcare și incrementare, transferă un octet din locația adresată de HL în locația adresată cu DE. Registrele HL și DE se incrementează pentru a fi pregătite să adreseze următoarele locații, iar numărătorul de octeți BC se decrementează. Instrucțiunea este utilă atunci când între transferul a doi octeți sunt necesare prelucrări suplimentare. Dacă aceste prelucrări nu sunt necesare se poate folosi instrucțiunea LDIR, *Load, Increment and Repeat*, încărcare, incrementare și repetare, care repetă transferul până când numărătorul de octeți devine zero. Menționăm că lungimea maximă a unui bloc poate fi de 64 Kocteți și că zonele de transfer se pot suprapune.

Instrucțiunile LDD și LDDR sunt asemănătoare cu LDI și LDIR, diferența constând numai în aceea că registrele de adresare, HL și DE, sunt *decrementate* după fiecare transfer. Deci LDI și LDIR inițiază transferul cu adresa de început a blocului, în timp ce LDD și LDDR cu adresa de sfârșit.

Exemplu:

HL : 3333H		HL : 3334H
(3333H): 55H	Executând instrucțiunea LDI	(3333H): 55H
DE : 7777H	se obține următoarea	DE : 7778H
(7777H): 99H	situație:	(7777H): 55H
BC : 0BH		BC : 0AH

4. Indicatorul P/V se pune pe "0" dacă $BC-1=0$. În celelalte cazuri P/V rămâne "1".

5. Instrucțiunile de căutare, CPI, CPIR, CPD, și CPDR, compară acumulatorul cu conținutul locației adresate de HL. Rezultatul comparației se memorează în indicatorul de condiții Z. Ca și în cazul transferurilor, CPI, *Compare and Increment*, după ce compară acumulatorul cu (HL), incrementează registrul HL, și decrementează numărătorul de octeți. Dacă nu sunt necesare prelucrări suplimentare între două comparări de octeți succesive, se poate utiliza instrucțiunea CPIR, *Compare, Increment and Repeat*, care repetă comparația fie până când $A=(HL)$, fie până când $BC=0$.

CPD și CPDR sunt asemănătoare cu CPI și CPIR diferența constând numai în faptul că registrul HL este *decrementat* după fiecare operație.

Exemplu:

HL : 1111H		HL : 1114H
A : 0F3H		A : 0F3H
BC : 0007H	Executând instrucțiunea CPIR,	BC : 0004H
(1111H): 77H	se obține următoarea	(1111H): 77H
(1112H): 01H	situație:	(1112H): 01H
(1113H): 0F3H		(1113H): 0F3H
P/V : 0		P/V : 1
Z : 0		Z : 1

6. Indicatorul Z se pune pe "1" dacă $A=(HL)$. În celelalte situații $Z=0$.

7. Executând o operație de adunare a două numere, de exemplu, 17(BCD) și 39(BCD), se obține simplu, în aritmetică zecimală, rezultatul 56. Lucrând cu reprezentări binare:

$$\begin{array}{r} 0001\ 0111 \\ +0011\ 1001 \\ \hline 0101\ 0000 = 50 \end{array}$$

rezultatul este incorect. Instrucțiunea DAA ajustează acest rezultat pentru a obține reprezentarea corectă BCD a sumei:

$$\begin{array}{r} 0101\ 0000 \\ +0000\ 0110 \\ \hline 0101\ 0110 = 56 \end{array}$$

8. Dacă acumulatorul conține 0101 1101, după execuția instrucțiunii CPI va conține 1010 0010.

9. Acumulatorul se modifică după execuția instrucțiunii NEG din 0101 1101 în 1010 0011.

10. Valorile lui r sunt aceleași ca în tabelul 2.9; dacă $r=110$, se modifică numai indicatorii de condiții.

11. Dacă rezultatul scăderii $B-1$ este "0", indicatorul Z se poziționează pe "1"; în celelalte situații $Z=0$.

2.2. CIRCUITUL PENTRU COMANDA INTRĂRILOR/IEȘIRILOR PARALELE PIO-Z80

Circuitul pentru comanda intrărilor/ieșirilor paralele, PIO-Z80, este destinat conectării echipamentelor periferice cu interfețe paralele la unități centrale realizate cu microprocesoare Z80.

PIO-Z80 cuplează perifericele prin intermediul a două *port*-uri de I/E de 8 biți concepute să lucreze independent, *port*-ul A și *port*-ul B. Fiecare *port* are asociate două semnale, *READY* și *STROBE*, cu ajutorul cărora poate comanda transferul datelor. Ieșirea *READY* indică perifericului faptul că *port*-ul este pregătit, gata, pentru un transfer de date. Intrarea *STROBE* de la periferic semnalează când a apărut un transfer.

Circuitul PIO-Z80 poate fi programat să lucreze în unul din următoarele 4 moduri:

- Modul 0*, ieșire-octet
- Modul 1*, intrare-octet
- Modul 2*, intrare/ieșire-octet
- Modul 3*, intrare/ieșire pe bit

Ambele *port*-uri de I/E se pot programa să lucreze în *modul 0*. Cele două *port*-uri sunt prevăzute cu registre de ieșire adresabile direct de către UC, datele putând fi transmise către oricare din ele în orice moment. După ce datele au fost scrise într-un *port*, se va acționa ieșirea *READY* corespunzătoare, indicându-se în acest fel perifericului asociat că informația este disponibilă și se poate efectua transferul. După transferarea datelor, dispozitivul extern va răspunde activând intrarea *STROBE*, care, la rândul ei, va putea conduce la generarea unei întreruperi, în cazul în care aceasta a fost în prealabil validată.

În *modul 1* cele două *port*-uri ale circuitului PIO-Z80 pot fi utilizate pentru a transfera informația de la periferic spre UC. Fiecare din *port*-uri are un registru de intrare adresabil direct de unitatea centrală. Când urmează să citească un octet din *port*, PIO poziționează întâi semnalul *READY*. Perifericul detectează acest lucru și, ca răspuns, plasează datele pe liniile de intrare/ieșire, eșantionându-le cu ajutorul semnalului *STROBE*. Semnalul *STROBE* e utilizat de PIO pentru a memora datele în registrul de intrare și a declanșa o cerere de întrerupere, dacă aceasta a fost în prealabil validată.

În *modul 2*, bidirecțional pe octet, se folosește pentru transfer un singur *port*, A, împreună cu semnalele de comandă ale ambelor *port*-uri. Celălalt *port*, B, trebuie programat în *modul 3* și mascat. O operație de ieșire este similară cu un transfer în *modul 0*, cu observația că datele se pot genera numai când linia *STROBE* a *port*-ului A e pe "0". În intrare funcționarea este asemănătoare cu lucrul în *modul 1* cu mențiunea că pentru dialog se întrebuintează semnalele de comandă și întreruperea asociate *port*-ului B.

Modul 3, utilizabil de ambele *port*-uri, permite definirea individuală a biților ca intrări sau ieșiri. Nu se folosesc semnalele de comandă, întreruperea generându-se la activarea unei singure intrări sau a tuturor. Prin programare se specifică nivelul activ al fiecărei intrări, "0" sau "1", și condiția logică ce va

trebuie să fie îndeplinită pentru a se genera întreruperea: SAU - o singură intrare activă, ȘI - toate intrările active. De exemplu dacă unul din *port*-uri este programat să aibă intrări active pe "0" și condiția logică este ȘI atunci circuitul PIO-Z80 va genera o cerere de întrerupere când toate intrările aceluia *port* trec pe "0".

Precizăm că numerotarea modurilor are și o semnificație mnemotehnică: 0 = *Out* (ieșire), 1 = *In* (intrare), 2 = *Bidirecțional*.

2.2.1. STRUCTURA CIRCUITULUI PIO-Z80

În figura 2.19 este dată schema bloc a unui circuit PIO-Z80. După cum se observă, el este structurat în jurul unei magistrale interne la care sunt conectate logica de comandă internă, partea de interfață cu UC-Z80, cele două *port*-uri de I/E și logica de comandă a întreruperii.





Fig. 2.19. Schema-bloc a circuitului PIO-Z80

Cele două *port*-uri de I/E, identice, au organizarea din figura 2.20, conținând fiecare registre separate de intrare și ieșire, patru registre de comandă și partea de logică pentru controlul transferului. Toate transferurile între UC și periferice utilizează registrele de intrare sau ieșire, schimbul efectiv de informație cu perifericul desfășurându-se sub comanda semnalelor READY și STROBE. Modul de lucru al *port*-ului este memorat într-un registru de doi biți. Celelalte trei registre de comandă sunt utilizate numai în modul 3.

Registrul de selecție I/E specifică biții de ieșire, validându-i; biții rămași sunt considerați intrări. Registrele de măști și de comandă-măști se folosesc pentru fixarea condițiilor de întrerupere. Registrul de măști memorează biții activi și pe cei inactivi sau mascați. Cu ajutorul registrului de comandă-măști se precizează întâi dacă starea activă a biților este "1" sau "0", apoi dacă întreruperea se va genera când oricare din biții nemascați este activ, condiția SAU, ori numai când toți biții de intrare nemascați sunt activi, condiția ȘI.

Fig. 2.20.
Organizarea
unui port
de I/E din
PIO-Z80



Logica de comandă a întreruperilor asigură desfășurarea protocolului de întrerupere al UC-Z80 în cazul conectării circuitului PIO-Z80 într-o structură în lanț, *daisy-chain*. Într-o astfel de conectare prioritatea unui circuit e determinată de poziția lui fizică. Transmiterea priorității se face cu ajutorul a două semnale, semnalul de intrare pentru validarea întreruperilor, IEI, și semnalul de ieșire pentru validarea întreruperilor, IEO. Dispozitivul cel mai apropiat de UC este prioritar, iar în cadrul unui PIO-Z80 *port*-ul A este prioritar față de *port*-ul B. Întreruperile generate cu PIO-Z80 pot semnala unității centrale fie o cerere de transfer din partea perifericului, când se lucrează în modurile 0, 1 sau 2, fie îndeplinirea unei condiții, o valoare programată a liniilor de I/E, când se lucrează în modul 3.

Comportarea în întreruperi a lui PIO-Z80 corespunde modului 2 de lucru al microprocesorului Z80; după acceptarea unei întreruperi PIO trebuie să genereze un vector de 8 biți, care împreună cu conținutul registrului I formează adresa unei locații de unde se va citi adresa subrutinei de serviciu. Fiecare *port* poate fi programat să aibă un vector de întrerupere propriu. Cel mai puțin semnificativ bit al vectorului este întotdeauna pus pe zero în PIO-Z80, având în vedere că adresa pe 16 biți a subrutinei de serviciu trebuie să se găsească în două locații succesive de memorie începând cu o adresă pară.

Spre deosebire de alte circuite periferice din familia Z80, PIO nu validează întreruperile imediat după programare ci mai târziu, după ce a fost sesizată o trecere a lui $\overline{M\overline{I}}$ pe "0", corespunzătoare, de exemplu, unui ciclu de extragere. Pentru a permite tratarea întreruperilor de la dispozitivele mai puțin prioritare PIO trebuie să genereze semnalul IEO cât mai repede după terminarea rutinei de serviciu. În acest scop PIO-Z80 știe să decodifice direct de pe magistrala de date a sistemului instrucțiunea de revenire RETI și în funcție de starea sa, să poziționeze semnalul IEO pe "1".

2.2.2. DESCRIEREA CONEXIUNILOR EXTERNE

PIO-Z80 are 40 de conexiuni externe grupate, așa cum se vede în figura 2.21, pe funcțiuni, pe de o parte legate de interfața cu UC, magistrala de date, semnalele de comandă a circuitului și a întreruperilor, iar pe de altă parte legate de interfața cu perifericele, *port*-urile A și B. Circuitul se poate conecta direct cu UC-Z80 fără a fi necesară adăugarea de logică externă. În sisteme mari ar putea fi necesare decodificatoare de adresă și/sau *buffer*-e.




Fig. 2.21.
Conexiunile
externe ale
circuitului
PIO-Z80

2.2.2.1. Magistrala de date

$D_0 \div D_7$, *Data Bus*. Intrări/ieșiri trei-stări active pe "1". Magistrala de date e utilizată pentru a transfera date și comenzi între UC și PIO-Z80.

2.2.2.2. Semnalele de comandă a circuitului

$\overline{M1}$, *Machine Cycle One*, primul ciclu-mașină. Intrare de la UC activă pe "0". Este folosită ca impuls de sincronizare pentru a comanda diferite operații interne din PIO. $\overline{M1}$ activ împreună cu \overline{RD} semnalează un ciclu de extragere,

iar împreună cu $\overline{\text{TORQ}}$ achitarea unei întreruperi. În afara acestor două funcțiuni cunoscute, $\overline{\text{M}\overline{\text{I}}}$ mai servește la sincronizarea logicii de întreruperi și, atunci când apare fără $\overline{\text{RD}}$ sau $\overline{\text{TORQ}}$ pe "0", la inițializarea circuitului.

$\overline{\text{RD}}$, *Read Cycle Status*, ciclul de citire. Intrare de la UC, activă pe "0". Când este activă semnalează faptul că sistemul execută un ciclu de citire din memoria externă sau un ciclu de citire I/E. Împreună cu B/A Sel, C/D Sel, $\overline{\text{CE}}$ și $\overline{\text{TORQ}}$ este întrebuințată pentru a transfera date de la PIO-Z80 la UC.

$\overline{\text{TORQ}}$, *Input Output Request*, cerere de I/E. Intrare de la UC, activă pe "0". Activă odată cu $\overline{\text{CE}}$ și $\overline{\text{RD}}$ semnalează o operație de citire: *port*-ul adresat de B/A Sel transferă datele către UC. Activă doar împreună cu $\overline{\text{CE}}$, semnalează o operație de scriere: în *port*-ul adresat de B/A Sel sunt scrise date sau comenzi în funcție de starea liniei C/D Sel. $\overline{\text{TORQ}}$ și $\overline{\text{M}\overline{\text{I}}}$ active simultan specifică un ciclu de achitare întrerupere în care PIO va trebui să plaseze un vector pe magistrala de date.

$\overline{\text{CE}}$, *Chip Enable*, validare capsulă. Intrare activă pe "0". Activarea acestei intrări selectează circuitul pentru a se putea efectua transferuri de date cu UC.

B/A Sel, *Port B or A Select*, selecție *port* A sau B. Intrare activă pe "1". Selectează unul din cele două *port*-uri: "0" pentru A, "1" pentru B. De obicei această intrare este comandată cu bitul A_0 al magistralei de adrese.

C/D Sel, *Control or Data Select*, selecție comenzi sau date. Intrare activă pe "1". Definiște tipul transferului ce se efectuează între UC și PIO-Z80; "0" pentru date; "1" pentru comenzi. Intrarea e de obicei comandată cu bitul A_1 al magistralei de adrese.

2.2.2.3. Semnalele de comandă a întreruperilor

$\overline{\text{INT}}$, *Interrupt Request*, cerere întrerupere. Ieșire drenă-în-gol activă pe "0". Activarea acestei ieșiri înseamnă că PIO-Z80 emite o cerere de întrerupere către UC.

IEI, *Interrupt Enable In*, intrare validare întreruperi. Intrare activă pe "1". Semnal utilizat pentru conectarea circuitului într-un lanț de priorități: IEI=1 indică circuitului PIO-Z80 faptul că nici un dispozitiv prioritar nu este servit în acel moment de o rutină de tratare a întreruperii.

IEO, *Interrupt Enable Out*, ieșire validare întreruperi. Ieșire activă pe "1". Această ieșire se conectează la intrarea IEI a următorului circuit din lanțul de priorități. IEO este "1" numai dacă intrarea IEI este "1" și UC nu servește o întrerupere generată de PIO. În acest fel IEO poate bloca generarea întreruperilor de către dispozitivele cu prioritate scăzută pe timpul tratării unei întreruperi solicitate de un circuit prioritar.

2.2.2.4. **Port-ul A**

$A_0 \div A_7$, *Port A Bus*, magistrală *port A*. Intrări/ieșiri trei-stări prin intermediul cărora se transferă date, stări sau comenzi între PIO-Z80 și echipamentul periferic conectat.

ARDY, *Register A Ready*, registru A gata. Ieșire activă pe "1" a cărei semnificație depinde de modul de lucru programat:

Ieșire-octet. Este activată când registrul de ieșire al *port-ului A* a fost încărcat, magistrala cu perifericul e stabilă și pregătită pentru transferul octetului la periferic.

Intrare-octet. ARDY e activată când registrul de intrare al *port-ului A* este gol și gata să accepte date de la periferic.

Intrare/ieșire-octet. Ieșirea este activată când datele sunt disponibile în registrul de ieșire al *port-ului A* pentru a fi transferate către periferic. În acest mod datele nu vor fi plasate pe magistrala cu perifericul până când \overline{ASTB} nu e activ.

Intrare/ieșire pe bit. ARDY e invalidat și forțat pe "0".

\overline{ASTB} , *Port A Strobe Pulse From Peripheral Device*, impuls de eşantionare de la periferic pentru *port-ul A*. Intrare activă pe "0" având următoarele semnificații, în funcție de modul de lucru:

Ieșire-octet. Frontul pozitiv al acestui semnal este generat de periferic pentru a semnaliza recepționarea datelor emise de PIO.

Intrare-octet. Se emite de periferic pentru a încărcă datele în registrul de intrare al *port-ului A*. Încărcarea se face când semnalul este activ.

Intrare/ieșire-octet. Când semnalul este activ datele din registrul de ieșire al *port-ului A* sunt emise pe magistrala cu perifericul *port-ului A*. Frontul pozitiv al semnalului înseamnă recepționarea datelor.

Intrare/ieșire pe bit. Intrarea \overline{ASTB} se inhibă intern.

2.2.2.5. **Port-ul B**

$B_0 \div B_7$, *Port B Bus*, magistrală *port B*. Intrări/ieșiri trei-stări destinate transferării de date, stări sau comenzi între PIO-Z80 și echipamente periferice. Ieșirile acestui *port* pot comanda tranzistori Darlington asigurând un curent de 1,5 mA la 1,5 V.

BRDY, *Register B Ready*, registru B gata. Ieșire activă pe "1" cu funcții similare cu cele ale ieșirii ARDY. Menționăm că atunci când se lucrează în mod bidirecțional, numai cu *port-ul A*, semnalul BRDY este "1" dacă registrul de intrare al *port-ului A* este gol și pregătit să accepte date de la periferic.

\overline{BSTB} , *Port B Strobe Pulse From Peripheral Device*, impuls de eşantionare de la periferic pentru *port-ul B*. Intrare activă pe "0" cu funcții similare cu cele ale intrării \overline{ASTB} . Numai când se lucrează în modul bidirecțional semnalul

BSTB eșantionează datele de la periferic înscriindu-le în registrul de intrare al port-ului A.

2.2.3. DIAGrame DE TIMP

2.2.3.1. Ciclul de scriere UC

Scrierea comenzilor sau datelor în PIO-Z80 se face cu ajutorul instrucțiunilor de ieșire. Diagrama de timp a unui ciclu de scriere este dată în figura 2.22. Se observă concordanța cu ciclul de ieșire al microprocesorului Z80 (vezi figura 2.10) care introduce în mod automat o singură stare de așteptare T_w . Pentru a se asigura funcționarea corectă a circuitului PIO, nu se mai admite inserarea altor stări T_w . Menționăm, de asemenea, că neexistând o conexiune externă pe care să primească un semnal explicit de comandă a scrierii, PIO-Z80 îl generează intern. Acest semnal, \overline{WR}^* în figura 2.22, generat intern, este activ când lipsește \overline{RD} .




Fig. 2.22.

Ciclul de scriere UC în PIO-Z80




Fig. 2.23.

Ciclul de citire UC din PIO-Z80

2.2.3.2. Ciclul de citire UC

Diagrama de timp, prezentată în figura 2.23, arată, ca și în cazul scrierii, concordanța cu ciclul de intrare al microprocesorului Z80. La fel, nu se permite introducerea de stări T_w suplimentare față de starea adăugată în mod automat de UC-Z80.

2.2.3.3. Modul 0 (ieșire-octet)

Desfășurarea în timp a operațiilor specifice modului 0 de lucru, ieșire-octet, este ilustrată în figurile 2.24, 2.25 și 2.26. Inițierea unui ciclu de ieșire se face întotdeauna prin execuția, de către UC, a unei instrucțiuni OUT.




Fig. 2.24.

Ieșire-octet utilizând ambele semnale
READY și STROBE




Fig. 2.25.

Ieșire-octet cu intrarea STROBE
conectată la "1"




Fig. 2.26.

Ieșire-octet cu liniile READY și
STROBE legate împreună

Impulsul \overline{WR}^* , generat intern pe timpul unei astfel de instrucțiuni, va condiționa înscriserea datelor trimise pe magistrala de date a sistemului, $D_0 \div D_7$, în registrul de ieșire al *port*-ului adresat. La sfârșitul instrucțiunii de ieșire, după dezactivarea lui \overline{WR}^* , PIO va poziționa pe "1", cu frontul negativ al ceasului Φ , ieșirea READY corespunzătoare *port*-ului în care s-a făcut scrierea. În acest fel se indică perifericului că poate prelua un octet, frontul pozitiv al semnalului READY putând fi folosit de către dispozitivul de I/E pentru memorarea acestui octet. READY va rămâne activ, "1", până la recepționarea unui front pozitiv pe linia STROBE cu ajutorul căruia se va genera totodată, o întrerupere, dacă *port*-ul respectiv a fost programat și validat să lucreze în întreruperi și dacă este prioritar.

În cazul în care se lucrează fără semnalul STROBE, cu intrarea corespunzătoare legată la "1", ieșirea READY va fi forțată pe "0" după o perioadă și jumătate a lui Φ de la activarea comenzii \overline{TORQ} . READY va fi repus pe "1" cu primul front negativ al ceasului după dezactivarea lui \overline{TORQ} (figura 2.25). Această acționare garantează că READY este întotdeauna pe "0" la schimbarea datelor în *port* și că trecerea lui pe "1" se face ori de câte ori se va executa o instrucțiune OUT.

Dacă cele două linii de comandă a transferului, READY și \overline{STROBE} , sunt legate împreună, PIO-Z80 va genera pe aceste linii un impuls cu durata o perioadă a ceasului Φ ca în figura 2.26. Frontul pozitiv al lui $\overline{READY/STROBE}$, nu va mai poziționa pe "0" ieșirea INT, datorită logicii interne din PIO, care nu permite ca durata impulsului pozitiv pe STROBE să fie mai mică decât $\overline{M1}$.

2.2.3.4. Modul 1 (intrare-octet)

Un ciclu de intrare poate fi inițiat de către periferic prin punerea pe "0" a liniei STROBE corespunzătoare *port*-ului programat să lucreze în modul 1, ca în figura 2.27. Pe timpul cât acest semnal este "0" intrările în *port* sunt eșantionate, transferându-se în registrul de intrare al *port*-ului. Cu frontul pozitiv al lui STROBE se poate genera o întrerupere, ca și în modul 0, dacă *port*-ul respectiv a fost programat și validat să lucreze în întreruperi și dacă este prioritar. După trecerea pe "1" a lui STROBE, cu următorul front negativ al lui Φ , se va inactiva ieșirea READY semnalând perifericului că registrul de intrare este plin și că trebuie inhibată încărcarea unui nou octet, până la preluarea de către UC a octetului păstrat în registrul de intrare al *port*-ului. Preluarea se face cu ajutorul unei instrucțiuni IN, de obicei în timpul rutinei de tratare a întreruperii. Activarea semnalului READY se va face la sfârșitul acestei instrucțiuni, cu primul front negativ, al ceasului Φ după trecerea pe "1" a lui RD, indicându-se astfel dispozitivului de I/E că poate transmite un nou octet către PIO.




Fig. 2.27. Intrare-octet utilizând ambele semnale READY și STROBE

Ținând cont că după inițializare ieșirea READY rămâne pe "0", pentru a lansa un transfer în modul 1 este necesară, în unele sisteme, execuția unei instrucțiuni IN false pentru a se face READY=1 [27].

Dacă nu se folosește, intrarea STROBE trebuie conectată la "0". În această situație semnalul READY va fi inactivat o perioadă și jumătate a ceasului Φ după trecerea pe "0" a comenzii TORQ în timpul unei instrucțiuni IN de citire a *port*-ului (figura 2.28). Astfel se previne schimbarea datelor în registrul de intrare pe timpul eșantionării acestuia de către UC. READY va fi reactivat la fel ca mai sus cu primul front negativ al lui Φ după trecerea pe "1" a lui RD.




Fig. 2.28. Intrare-octet cu linia STROBE conectată la "0"

2.2.3.5. Modul 2 (intrare/ieșire-octet)

În figura 2.29 este dată desfășurarea în timp a transferului de octeți când PIO-Z80 este programat să lucreze în modul 2. Acest mod poate fi programat

numai pentru *port*-ul A, utilizându-se toate semnalele de comandă-transfer ale circuitului PIO.

După cum se poate vedea în figura 2.29, funcționarea este aproape identică cu funcționarea corespunzătoare modurilor 0 și 1, descrisă anterior (vezi figurile 2.24, 2.27): pentru comanda ieșirii se folosesc liniile ARDY și ASTB, iar pentru intrare BRDY și BSTB. Diferența constă numai în faptul că, atunci când se lucrează în modul 2, ieșire-octet, datele sunt plasate pe magistrala către periferic numai pe durata cât ASTB este activ, dispozitivul de I/E putând întrebuița frontul pozitiv al acestui semnal pentru memorarea octetului.




Fig. 2.29. Intrare/ieșire-octet

În timp ce \overline{ASTB} este activ, adică atunci când PIO efectuează o ieșire-octet, dispozitivul periferic nu trebuie să plaseze date pe magistrala de intrare/ieșire a *port*-ului A. În scopul rezolvării acestui conflict potențial perifericul poate utiliza semnalul \overline{BSTB} decalat în timp față de \overline{ASTB} , pentru a valida emisia datelor pe magistrală. Această condiționare este permisă ținând seama că PIO-Z80, atunci când lucrează în modul 2, memorează datele în registrul de intrare când $\overline{BSTB}=0$, pe nivel. De asemenea, validarea pe magistrală a datelor cu \overline{BSTB} este permisă și pentru că PIO-Z80 nu impune nici un timp de menținere a datelor după dezactivarea lui \overline{BSTB} . Dacă \overline{ASTB} este activ pe timpul cât UC execută o operație de citire a *port*-ului A, ca răspuns la o întrerupere generată cu \overline{BSTB} , UC va citi registrul de ieșire în locul registrului de intrare. Deși datele eșantionate cu \overline{BSTB} sunt, în această situație, corect memorate în registrul de intrare al *port*-ului, UC nu poate citi registrul. Pentru a elimina această situație, activarea lui \overline{ASTB} poate fi condiționată și de $\overline{BRDY}=1$, având în vedere că, atunci când $\overline{BRDY}=0$, PIO-Z80 poate aștepta rezolvarea de către UC a unei întreruperi generate cu \overline{BSTB} .

2.2.3.6. Modul 3 (intrare/ieșire pe bit)

Când PIO-Z80 funcționează în modul 3 semnalele de comandă a transferului nu sunt folosite, unitatea centrală a sistemului putând să execute în orice

moment operații de scriere sau citire în/din *port*-uri. La scriere datele sunt memorate în registrul de ieșire cu aceeași desfășurare în timp ca în modul 0. Așa cum am spus la descrierea conexiunilor externe, ARDY este întotdeauna forțat pe "0" când *port*-ul A lucrează în modul 3. Același lucru se întâmplă și cu BRDY, excepție făcând situația când *port*-ul A este în modul 2, ieșirea BRDY rămânând în acest caz neafectată.




Fig. 2.30. Citire dintr-un *port* programat în modul 3

În figura 2.30 este dată desfășurarea în timp a unei operații de citire a unui *port* programat să lucreze în modul 3. Octetul citit de către UC va fi compus din biți aparținând registrului de ieșire, pentru liniile desemnate ca ieșiri, și din biți aparținând registrului de intrare, pentru liniile specificate ca intrări. Registrul de intrare va conține datele prezente pe magistrala cu perifericul înainte de frontul negativ al semnalului RD; în figura 2.30 UC va citi "Date 1", condiția care a generat întreruperea, și nu "Date 2".

Când se lucrează în modul 3 PIO supraveghează în permanență liniile nemascate ale *port*-ului pentru a surprinde apariția unei configurații de biți stabilite să genereze o întrerupere, evident numai dacă întreruperile corespunzătoare *port*-ului respectiv sunt validate. Întreruperea se generează atunci când condiția logică se schimbă din falsă în adevărată. Pentru ca același *port* să genereze o nouă întrerupere, condiția care a generat întreruperea trebuie să devină falsă și apoi, din nou, adevărată. De exemplu, să presupunem condiția logică SAU. Întreruperea va fi generată dacă o linie nemascată devine activă. Dacă, în continuare, o altă linie nemascată devine și ea activă, PIO-Z80 nu va mai genera o nouă întrerupere. Mai mult, dacă două linii nemascate devin active simultan, PIO va genera o singură întrerupere. Înainte ca PIO să genereze o altă întrerupere trebuie, deci, ca toate liniile nemascate să devină inactive și apoi cel puțin una să fie activată. Conexiunile externe ale *port*-ului definite ca ieșiri pot contribui la condiția logică ce generează întreruperea dacă pozițiile lor nu sunt mascate.

În cazul în care condiția logică devine adevărată puțin înainte de $\overline{M\overline{I}}$ sau pe durata lui $\overline{M\overline{I}}$, întreruperea va fi generată după frontul pozitiv al acestui semnal, dacă această condiție rămâne adevărată și după front.




Fig. 2.31. Generarea întreruperii de către port-ul A programat în modul 3

În figura 2.31 se dă un exemplu de generare a întreruperii de către port-ul A programat să lucreze în modul 3. Condiția logică selectată este SAU iar starea activă "1". Toți biții sunt mascați în afară de A_0 și A_1 , ceea ce echivalează deci cu o poartă SAU în logică pozitivă cu două intrări. După poziționarea lui A_0 pe "1", condiția logică devine adevărată, PIO generând o întrerupere. UC răspunde la această întrerupere cu un ciclu de achitare-întrerupere, $\overline{I\overline{O\overline{RQ}}} + \overline{M\overline{I}} = 0$, în care PIO va transmite vectorul de întrerupere și UC va apela subrutina de serviciu corespunzătoare. A_0 poate trece acum pe "0" fie singur, fie ca rezultat a unei acțiuni întreprinse în subrutina de serviciu.

Trecerea lui A_0 pe "0" înseamnă, în situația din figura 2.31 când și A_1 e "0", o anulare a condiției logice care generează întreruperea. Acum, după execuția instrucțiunii de revenire RETI care inițializează schema de întreruperi din PIO, o nouă întrerupere poate fi activată, de exemplu, prin poziționarea lui A_1 pe "1".

Din acest exemplu reținem deci, în primul rând, că pentru ca A_1 să genereze o întrerupere, semnalul nu trebuie să devină "1" decât după ce A_0 a trecut pe "0". De asemenea, pentru ca A_1 să genereze o întrerupere, va trebui să se poziționeze pe "1" după execuția instrucțiunii RETI din subrutina de tratare a întreruperii generate de A_0 . În concluzie, pentru a se genera o nouă întrerupere, condiția logică trebuie să devină falsă după achitarea întreruperii precedente și să redevină adevărată după ce RETI inițializează schema de întreruperi din PIO-Z80.

2.2.3.7. Întreruperi

Pentru o mai bună înțelegere a comportării în întreruperi a circuitului PIO-Z80 dăm în figura 2.32 schema generală a blocului de comandă a întru-

perilor implementat, cu mici adaptări, în toate circuitele periferice ale familiei Z80. Această schemă poate fi utilizată și în cazul interfațării microprocesorului Z80 cu circuite periferice care nu au prevăzut mecanismul de lucru în întreruperi specific familiei Z80 (modul 2).




Fig. 2.32. Schema blocului de comandă a întreruperilor

Funcțiile realizate de blocul de comandă a întreruperilor sunt: activarea semnalului de întrerupere \overline{INT} către unitatea centrală, comanda ieșirii IEO, plasarea pe magistrala de date a vectorului în ciclul de achitare a întreruperii, decodificarea instrucțiunii RETI în vederea reinițializării schemei. Corespunzător acestor funcții, blocul este alcătuit din bistabilii "Întrerupere în așteptare" și "Întrerupere în curs de tratare", alți patru bistabili și o memorie ROM pentru decodificarea instrucțiunii RETI, circuite combinaționale de comandă.

La inițializarea circuitului bistabilii se șterg, ceea ce conduce la dezactivarea liniei \overline{INT} și la $IEO = IEI$. Pentru generarea unei întreruperi spre UC este necesar, mai întâi, să se activeze semnalul intern "Cerere-întrerupere" specific

fiecărui circuit periferic din familia Z80. Activarea acestui semnal conduce, după cum se vede în figura 2.32, la poziționarea pe "1" a bistabilului "Înterupere în așteptare". Se observă, de asemenea, că poziționarea pe "1" a bistabilului se inhibă la dispozitive prioritare, cu $IEI=1$, pe durata unui ciclu de achitare. În acest fel se asigură înghețarea lanțului de priorități spre prioritatea înaltă pe timpul unui ciclu de achitare a întreruperii. În continuare, pentru ca dispozitivul să activeze semnalul \overline{INT} , trebuie îndeplinite simultan condițiile: $IEI=1$, bistabilul "Înterupere în așteptare" să fie pe "1", bistabilul "Înterupere în curs de tratare" pe "0". Totodată poziționarea pe "1" a bistabilului "Înterupere în așteptare" duce la punerea pe zero a ieșirii IEO. UC răspunde la întrerupere cu un ciclu de achitare în care $TORQ = \overline{M} \overline{I} = 0$. Într-un lanț de priorități pot exista mai multe circuite cu bistabili "Înterupere în așteptare" poziționați pe "1", unul singur având însă $IEI=1$ și $IEO=0$. La acest dispozitiv un ciclu de achitare face ca bistabilul "Înterupere în așteptare" să fie șters și bistabilul "Înterupere în curs de tratare" să fie pus pe "1". Pe durata ciclului de achitare, dispozitivul cu întreruperea în așteptare prioritar își plasează vectorul de întrerupere pe magistrala de date. La ștergerea bistabilului "Înterupere în așteptare" și trecerea pe "1" a "Înteruperii în curs de tratare" linia \overline{INT} se dezactivează. Pentru reinițializarea schemei de întreruperi blocul de comandă supraveghează în permanență magistrala de date cu scopul de a surprinde extragerea celor doi octeți care formează codul-operație al instrucțiunii RETI, OEDH și 4DH. În momentul decelării acestei situații, bistabilul "Înterupere în curs de tratare" este șters, permițându-se astfel generarea unei noi întreruperi fie de către dispozitivul însuși, fie de un dispozitiv cu prioritate scăzută. Mai observăm că IEI intervine și în ștergerea bistabilului "Înterupere în curs de tratare" asigurând ca acesta să fie pus pe "0" de instrucțiunea RETI numai la dispozitivul prioritar. Aceasta impune însă ca IEO să treacă temporar pe "1" la dispozitivele prioritare cu întreruperi în așteptare, când se decodifică primul octet al codului-operație al instrucțiunii RETI, pentru a permite ștergerea bistabilului "Înterupere în curs de tratare" într-un dispozitiv cu prioritate scăzută.

În concluzie, pentru ca un dispozitiv să activeze linia \overline{INT} , este necesar să fie îndeplinite următoarele condiții:

- IEI să fie "1";
- bistabilul "Înterupere în așteptare" să fie pe "1";
- bistabilul "Înterupere în curs de tratare" să fie pe "0".

Pentru ca ieșirea IEO să fie pe "1" trebuie îndeplinite condițiile:

- IEI să fie "1";
- bistabilul "Înterupere în curs de tratare" să fie "0";
- bistabilul "Înterupere în așteptare" să fie "0" sau primul octet, OEDH, al codului-operație al instrucțiunii RETI să fie prezent pe magistrala de date.

Achitarea unei întreruperi generate de PIO-Z80 se face, conform procedurii specifice microprocesorului Z80, prin activarea de către unitatea




Fig. 2.33. Achitarea unei întreruperi generate de PIO-Z80

centrală a semnalelor $\overline{M1}$ și \overline{IORQ} (figura 2.33 și figura 2.13). Pe timpul cât aceste semnale sunt active, timp mărit prin introducerea celor două stări T_w , logica de întreruperi din PIO determină *port*-ul prioritar care a generat întreruperea și plasează pe magistrala de date conținutul registrului vector-întrerupere. Pentru a asigura stabilitatea lanțului IEO pe durata cât \overline{IORQ} și $\overline{M1}$ sunt "0", dispozitivele de I/E, aici *port*-urile din PIO-Z80, nu activează linia de întrerupere. În acest timp semnalele IEO se pot propaga prin maximum patru circuite PIO.




Fig. 2.34. Semnalele IEO în timpul decodificării instrucțiunii RETI

Un *port* care nu are nici o întrerupere în așteptare va avea $IEI = IEO$. *Port*-ul prioritar, care a generat o întrerupere, va avea, în momentul achitării,

IEI=1 și IEO=0. După ce această întrerupere a fost achitată, întreruperea urmând să fie deci tratată în subrutina de serviciu, IEO va rămâne "0" până la execuția instrucțiunii RETI, inhibând activarea unei alte întreruperi de către dispozitivele cu prioritate scăzută. *Port*-urile prioritare, care au întreruperi în așteptare neachitate încă, au IEO=0 până la decodificarea primului octet, OEDH, al instrucțiunii RETI (figura 2.34). În această situație, semnalul IEO al circuitului prioritar va trece temporar pe "1", permițând dispozitivului cu prioritate scăzută având întreruperea în curs de tratare, ca, decodificând al doilea octet al codului-operație al instrucțiunii RETI, să-și șteargă bistabilul "Întrerupere în curs de tratare" și să treacă propriul semnal IEO pe "1".

2.2.4. PROGRAMAREA CIRCUITULUI PIO-Z80

Prin programarea lui PIO-Z80 se specifică următoarele trei grupe importante de parametri ce caracterizează funcționarea ulterioară a circuitului:

- vectorul de întrerupere;
- modul de lucru;
- cuvântul de comandă-întreruperi.

2.2.4.1. Vectorul de întrerupere

PIO-Z80 a fost proiectat să lucreze conform protocolului corespunzător modului 2 de lucru în întreruperi al microprocesorului Z80 (vezi § 2.1). Acest protocol impune ca dispozitivul care întrerupe să genereze un vector de întrerupere, utilizat apoi de unitatea centrală ca octet mai puțin semnificativ al adresei de unde se va citi adresa subrutinei de serviciu. Vectorul de întrerupere este plasat pe magistrala de date, în timpul unui ciclu de achitare întrerupere, așa cum am arătat în § 2.2.3. Vectorul de întrerupere dorit se încarcă în PIO prin scrierea în *port*-ul ales a unui cuvânt de comandă ce are următorul format:

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
V_7	V_6	V_5	V_4	V_3	V_2	V_1	0

$D_0=0$ într-un cuvânt de comandă, semnifică circuitului PIO-Z80 că octetul respectiv este un vector de întrerupere și deci că biții $V_7 \div V_1$ trebuie încărcăți în registrul intern corespunzător. La un ciclu de achitare-întrerupere, vectorul va apărea pe magistrala de date la fel ca mai sus, cu bitul cel mai puțin semnificativ pe "0". Reamintim că adresele de început ale subrutinelor de tratare a întreruperilor vor trebui plasate întotdeauna la adrese de cuvânt, pare.

2.2.4.2. Modul de lucru

Modul de lucru se stabilește prin scrierea la *port*-ul ales din PIO-Z80 a unui cuvânt de comandă având formatul următor:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
M ₁	M ₀	X	X	1	1	1	1

Identificarea cuvântului de comandă utilizat pentru transmiterea modului de lucru se face cu ajutorul biților D₃ ÷ D₀, care trebuie să fie 1 1 1 1. Cei mai semnificativi biți, M₁ și M₀ stabilesc modul, după cum urmează:

M ₁	M ₀	Modul
0	0	0 (ieșire-octet)
0	1	1 (intrare-octet)
1	0	2 (intrare/ieșire-octet, bidirecțional)
1	1	3 (intrare/ieșire pe bit)

Biții D₅ și D₄ sunt ignorați, putând avea, deci, orice valoare.

Dacă se selectează modul 3, următorul cuvânt de comandă transmis către PIO trebuie să definească liniile *port*-ului ca intrări sau ieșiri. Formatul acestui cuvânt de comandă este:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
I/E ₇	I/E ₆	I/E ₅	I/E ₄	I/E ₃	I/E ₂	I/E ₁	I/E ₀

I/E_i=1 definește linia i a *port*-ului ca intrare iar I/E_i=0 ca ieșire.

2.2.4.3. Cuvântul de comandă-întreruperi

Comanda întreruperilor se face pentru fiecare din *port*-uri cu un cuvânt specific al cărui format este:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
Validare întreruperi	ȘI/SAU	"1"/"0"	Urmează măștile	0	1	1	1

Cuvântul de comandă întreruperi se recunoaște după cei mai puțin semnificativi patru biți care trebuie să fie 0 1 1 1. Dacă bitul $D_7=1$, bistabilul intern de validare a întreruperilor pentru *port*-ul respectiv este pus pe "1" și *port*-ul poate genera întreruperi. Dacă $D_7=0$, acest bistabil este șters și *port*-ul nu mai poate activa linia de întreruperi. Dacă o întrerupere apare în timp ce se transmite cuvântul de comandă-întreruperi cu $D_7=0$ ea va fi memorată intern în PIO și transmisă către UC după revalidare cu $D_7=1$. Biții D_6 , D_5 și D_4 sunt utilizați în general numai în cazul selectării modului 3 de lucru. Poziționarea pe "1" a lui D_4 într-un cuvânt de comandă-întreruperi, transmis în timp ce *port*-ul ales lucrează în oricare din cele patru moduri, va conduce la ștergerea unei eventuale întreruperi în așteptare. Pentru precizarea condițiilor de funcționare ale *port*-ului selectat în modul 3, biții $D_6 \div D_4$ trebuie programați astfel: D_6 definește funcția logică ce conduce la generarea întreruperii; $D_6=1$ specifică funcția ȘI iar $D_6=0$ funcția SAU; D_5 precizează polaritatea activă a liniilor *port*-ului: $D_5=1$ înseamnă că liniile sunt active pe "1" iar $D_5=0$ pe "0"; $D_4=1$ înseamnă că următorul cuvânt transmis către PIO va fi un cuvânt de definire a măștilor, cuvânt ce are formatul următor:

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
MB ₇	MB ₆	MB ₅	MB ₄	MB ₃	MB ₂	MB ₁	MB ₀

Numai liniile *port*-ului ai căror biți de mascare, MB_i, sunt zero, vor fi luate în considerație la generarea unei întreruperi.

Bistabilul de validare a întreruperilor unui *port* poate fi pus pe "1" sau pe "0" separat, fără a modifica acțiunea cuvântului de comandă-întreruperi precedent, prin transmiterea unei comenzi cu formatul:

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
Validare întreruperi	X	X	X	0	0	1	1

Această comandă este, evident, asincronă cu generarea întreruperii de către *port*, generare care poate să apară chiar pe timpul cât UC transmite octetul de invalidare la PIO; *port*-ul generează o întrerupere achitată de unitatea centrală, dar vectorul nu se mai transmite pe durata ciclului de achitare datorită comenzii de invalidare. Ca rezultat va apărea o eroare de program. Pentru a rezolva această situație programatorul trebuie să invalideze temporar întreruperile pe durata transmiterii comenzii spre PIO-Z80, ca în secvența de mai jos:

```

LD A,03H      : Încărcare A cu comanda de invalidare
DI            : Invalidare întreruperi UC
OUT (PIO),A   : Transmitere comandă către PIO
EI           : Validare întreruperi UC
...

```

2.2.4.4. Inițializarea circuitului

La punerea sub tensiune PIO-Z80 se inițializează după cum urmează:

- registrele pentru măști ale ambelor *port*-uri sunt puse pe "1", inhibându-se astfel toți biții;
- este selectat modul 1 de lucru, intrare-octet, liniile: $A_0 \div A_7, B_0 \div B_7$ fiind trecute în starea de impedanță mare, iar ieșirile ARDY și BRDY pe "0";
- registrele de ieșire ale celor două *port*-uri sunt puse pe "0";
- bistabilii de validare a întreruperilor din ambele *port*-uri sunt puși pe "0", invalidându-se astfel generarea întreruperilor; de subliniat că registrele care păstrează vectorii de întrerupere nu se inițializează.

În afară de această inițializare la punerea sub tensiune, PIO-Z80 mai poate fi inițializat prin activarea




Fig. 2.35. Inițializarea hardware a lui PIO-Z80

intrării $\overline{M1}$ cu condiția ca \overline{RD} și \overline{IORQ} să rămână pe "1". După ce $\overline{M1}$ va trece pe "1" circuitul intră în starea inițială descrisă mai sus. Acest mod de inițializare hardware, fără linie separată de ștergere, a fost impus de limitările datorate necesității de a împacheta *chip*-ul într-o capsulă cu 40 de conexiuni externe. Astfel, se permite ștergerea circuitului cu ajutorul unui semnal separat de inițializare, activ pe "0", care comandă intrarea $\overline{M1}$ a lui PIO, împreună cu semnalul $\overline{M1}$ generat de UC-Z80 prin intermediul unei porți 7408 ca în figura 2.35.

PIO-Z80 rămâne în starea inițială până la recepționarea unui cuvânt de comandă de la UC.

2.2.4.5. Programarea circuitului pentru funcționare în modul 0

În exemplele ce urmează se va presupune că circuitul PIO este selectat cu ajutorul bitului de adresă A_3 , iar liniile de comandă C/D Sel și B/A Sel sunt acționate cu biții cei mai puțin semnificativi ai magistralei de adresă; adresele de I/E utilizate sunt, în acest caz, cele date în tabelul de mai jos:

Conexiuni externe			Adrese de I/E	Semnificația octetului transferat
$\overline{CE}(\overline{A}_3)$	C/D Sel (A_1)	B/A Sel (A_0)		
0	0	0	08H	Date <i>port</i> A
0	0	1	09H	Date <i>port</i> B
0	1	0	0AH	Comenzi <i>port</i> A
0	1	1	0BH	Comenzi <i>port</i> B

Pentru a folosi unul din *port*-urile circuitului PIO-Z80, de exemplu A, în modul 0, ieşire-octet, fără a utiliza liniile de comandă a transferului şi întreruperea, este suficientă transmiterea către *port*-ul respectiv a modului şi apoi, a datelor. O secvenţă de program care realizează aceste lucruri este şi cea dată în continuare:

```
LD A,0FH          : Încărcare A cu cuvântul de comandă - mod 0
OUT (0AH),A      : Transmitere comenzi port A
LD A,77H         : Încărcare A cu octet-date
OUT (08H),A      : Transmitere date port A
```

Dacă se doreşte ca transferul de date să fie sincronizat cu echipamentul periferic, vor trebui folosite liniile de comandă şi întrerupere. În această situaţie, prin program, se vor transmite vectorul de întrerupere, modul, cuvântul de comandă-întrerupere şi se va iniţializa semnalul READY; datele vor fi trimise în subrutina de serviciu a întreruperii:

```
MOD0: IM 2        : Programare Z80 în întreruperi, modul 2
LD HL, TAB       : În HL adresa de început a tabelii locaţiilor unde se
LD A,H           : găsesc adresele subrutinelor de serviciu
LD I,A           : În I octetul mai semnificativ al adresei locaţiei
LD IX,SRVMO      : Încărcare în tabelă a adresei subrutinei
LD (TAB+06H),IX : de serviciu pentru PIO - modul 0
LD A,06H         : Scriere vector de întrerupere
OUT (0AH),A      :
LD A,0FH         : Scriere cuvânt de comandă - modul 0
OUT (0AH),A      :
LD A,87H         : Scriere cuvânt de comandă-validare întreruperi
OUT (0AH),A      :
LD A,0FFH        : Iniţializare semnal ARDY printr-o scriere falsă
OUT (08H),A      : a unui octet de date
EI               : Validare întreruperi Z80

SRVMO: ...       : Subrutina de serviciu pentru PIO - modul 0
PUSH AF          : Salvare stare UC
...
LD A,(DATE)     : Scriere octet-date
OUT (08H),A     :
POP AF           : Refacere stare UC
EI              : Validare întreruperi
RETI             : Revenire din subrutina de serviciu
```

2.2.4.6. Programarea circuitului pentru funcţionare în modul 1

Dacă se doreşte utilizarea unuia din *port*-urile circuitului PIO-Z80, în exemplul care urmează *port*-ul B, în modul 1, intrare-octet, prin program se vor trimite: vectorul de întrerupere, modul de lucru şi cuvântul de comandă pentru validarea întreruperilor; datele sunt preluate în subrutina de serviciu. Dăm în continuare o secvenţă de programare a *port*-ului B în modul 1:

```

MOD1: IM 2          : Programare Z80 în întreruperi, modul 2
      LD HL,TAB     : În HL adresa de început a tabelii locațiilor
      LD A,H        : unde se găsesc adresele subrutinelor de serviciu
      LD I,A        : În I octetul mai semnificativ al adresei locației
      LD IX,SRVM1   : Încărcare în tabelă a adresei subrutinei
      LD (TAB+08H),IX : de serviciu pentru PIO - modul 1
      LD A,08H      : Scriere vector de întrerupere
      OUT (0BH),A   :
      LD A,4FH      : Scriere cuvânt de comandă - modul 1
      OUT (0BH),A   :
      LD A,87H      : Scriere cuvânt de comandă - validare întreruperi
      OUT (0BH),A   :
      IN A,(09H)    : Inițializare BRDY printr-o citire falsă a unui octet
      EI           : de date
      EI           : Validare întreruperi Z80

SRVM1: ...         : Subrutina de serviciu pentru PIO - modul 1
      PUSH AF      : Salvare stare UC
      ...
      IN A,(09H)   : Citire octet-date
      ...
      POP AF       : Refacere stare UC
      ...
      EI           : Validare întreruperi
      RETI        : Revenire din subrutina de serviciu

```

2.2.4.7. Programarea circuitului pentru funcționarea în modul 2

Modul 2, bidirecțional, pe octet, poate fi programat numai pentru *port*-ul A, utilizând semnalele de comandă ale ambelor *port*-uri. Semnalele de comandă ale *port*-ului A sunt folosite în operațiile de ieșire-date, iar cele ale *port*-ului B în intrări-date. Pentru ca *port*-ul A să lucreze în modul 2, *port*-ul B va trebui programat în modul 3. În continuare se dă o secvență de programare a *port*-ului A în modul 2.

```

MOD2: IM 2          : Programare Z80 în întreruperi, modul 2
      LD HL,TAB     : În HL adresa de început a tabelii locațiilor unde se
      LD A,H        : găsesc adresele subrutinelor de serviciu
      LD I,A        : În I octetul mai semnificativ al adresei locației
      LD IX,SRVMO   : Încărcare adresă subrutină serviciu
      LD (TAB+06H),IX : ieșire-date (aceeași ca la modul 0)
      LD IX,SRVM1   : Încărcare adresă subrutină serviciu
      LD (TAB+08H),IX : intrare-date (aceeași ca la modul 1)
      LD A,06H      : Scriere vector-întrerupere pentru port-ul A
      OUT (0AH),A   :
      LD A,08H      : Scriere vector-întrerupere pentru port-ul B
      OUT (0BH),A   :
      LD A,8FH      : Comandă mod 2 pentru port-ul A
      OUT (0AH),A   :
      LD A,0CFH     : Comandă mod 3 pentru port-ul B
      OUT (0BH),A   :
      LD A,0FFH     : Liniiile port-ului B definite ca intrări
      OUT (0BH),A   : (după inițializare toți biții sunt mascați)
      LD A,87H      : Validare întreruperi
      OUT (0AH),A   : pentru port-ul A
      OUT (0BH),A   : pentru port-ul B
      LD A,0FFH     : Inițializare ARDY

```

```

OUT (08H),A
IN A,(09H)      : Inițializare BRDY
EI              : Validare întreruperi
...

```

2.2.4.8. Programarea circuitului pentru funcționare în modul 3

În modul 3 pot fi programate să lucreze ambele *port*-uri ale unui circuit PIO-Z80. Acest mod de funcționare, numit și mod de comandă, realizează operații de intrare-ieșire pe bit, fără să utilizeze liniile READY și STROBE. Secvența care urmează programează *port*-ul B în modul 3.

```

MOD3: IM 2      : Programare Z80 în întreruperi, modul 2
LD HL,TAB      : În HL adresa de început a tabelii locațiilor unde se
LD A,H         : găsesc adresele subrutinelor, de serviciu
LD I,A         : În I octetul mai semnificativ al adresei locației
LD IX,SRVM3    : Încărcare adresă subrutină serviciu (mod 3)
LD (TAB+0CH),IX
LD A,0CH       : Scriere vector-întrerupere pentru port-ul B
OUT (0BH),A    : Comandă mod 3, pentru port-ul B
LD A,0CFH      : Definiție linii de intrare pentru port-ul B
OUT (0BH),A    :
LD A,0FH       : Scriere cuvânt de comandă întreruperi
OUT (0BH),A    :
LD A,97H       : Mascare toate liniile în afară de B0 și B1
OUT (0BH),A    :
LD A,0FCH      : Inițializare linii de ieșire pe zero
OUT (0BH),A    :
LD A,00H       : Validare întreruperi
OUT (09H),A    :
EI              :

SRVM3: ...     : Subrutina de serviciu pentru modul 3
PUSH AF        : Salvare stare UC
...
IN A,(09H)     : Citire linii intrare port B
AND 0FH
LD (DISP),A    : Afișare linii de intrare
CALL AFIS
RLA            : Transmitere linii de intrare pe liniile de ieșire
RLA            : ale port-ului B
RLA
RLA
OUT (09H),A
...
POP AF         : Refacere stare UC
...
EI             : Validare întreruperi
RETI          : Revenire din subrutina de serviciu

```

Modul 3 oferă o mare flexibilitate în definirea funcționării unui *port*. De aceea mai multe opțiuni pot fi selectate și specificate prin intermediul octeților de comandă.

În exemplul de mai sus, prin program se execută următoarele operații:

- programarea UC-Z80 în modul 2 de lucru cu întreruperile;
- inițializarea registrului I;

– încărcarea adresei subrutinei de serviciu specifice în tabela vectorilor de întrerupere;

– scrierea vectorului de întrerupere pentru *port*-ul B;

– programarea *port*-ului B în modul 3;

– definirea registrului de selecție I/E: 1 - linie de intrare, 0 - linie de ieșire;

– scrierea cuvântului de comandă-întreruperi: validare-întreruperi, selecția funcției SAU pentru generarea întreruperii (activarea cel puțin a unei linii nemascate a *port*-ului conduce la generarea întreruperii), selecția nivelului activ "0", specificarea faptului că urmează un cuvânt de măști;

– transmiterea cuvântului de măști: aici *port*-ul B este programat să genereze o întrerupere numai dacă unul din biții B_0 , B_1 devine "0".

Subrutina de serviciu SRVM3, scrisă ca exemplu, realizează următoarele funcțiuni:

– salvează starea UC;

– citește cele patru linii de intrare ale *port*-ului B;

– afișează aceste linii asamblate într-un octet a cărui parte semnificativă este zero (scriere la locația DISP, apel subrutina AFIS);

– scrie în biții de ieșire ai *port*-ului B valoarea citită mai sus a liniilor de intrare ale aceluiași *port*;

– reface starea UC;

– validează întreruperile mascabile;

– redă comanda programului principal.

2.3. CIRCUITUL NUMĂRĂTOR TEMPORIZATOR CTC-Z80

Circuitul numărător-temporizator CTC-Z80 face parte din familia Z80 și este destinat implementării funcțiilor de numărare și măsurare a timpului. CTC poate realiza aceste funcții pe patru canale independente de 8 biți, interfațându-se direct cu magistrala de date și comenzi ale microprocesorului Z80. Circuitul poate fi programat software, astfel încât fiecare canal să lucreze independent într-unul din cele două moduri: ca numărător sau ca temporizator. În *modul numărător* CTC-Z80 numără impulsuri din exteriorul sistemului și, dacă a fost programat să lucreze cu întreruperile, generează o întrerupere spre UC după un număr prestabilit de impulsuri. Ca și PIO-Z80, CTC funcționează în întreruperi conform modului 2 de lucru al UC-Z80. Vectorul și numărul de impulsuri ce trebuie numărate până la generarea întreruperii se pot transmite software. În *modul temporizator* CTC numără impulsurile ceasului de sistem, Φ . Generând, ca și în celălalt mod, o întrerupere după un număr prestabilit de impulsuri, circuitul asigură măsurarea precisă a unor intervale de timp definite, măsurare necesară, de exemplu, în prelucrările în timp real.

Circuitul poate fi programat ușor prin transmiterea a doi octeți pentru fiecare canal; validarea întreruperilor se face cu ajutorul unui al treilea. Odată pornit, canalul decrementează, își reîncarcă la sfârșitul numărării, în mod

automat, constanta de timp și își reia numărarea. Numărarea ceasului Φ sau a evenimentelor externe se face pe front pozitiv sau negativ, ales prin software. Programarea întreruperilor este simplificată, fiind necesară transmiterea unui singur octet, circuitul generând un vector unic pentru fiecare canal prin modificarea corespunzătoare a biților 1 și 2.




Fig. 2.36. Schema-bloc a circuitului CTC-Z80

2.3.1. STRUCTURA CIRCUITULUI CTC-Z80

În figura 2.36 se prezintă structura circuitului CTC, la nivel de schemă bloc. După cum se vede, el este organizat în jurul unei magistrale interne, fiind compus dintr-un bloc de logică pentru interfața cu UC-Z80, un bloc destinat funcției globale de comandă internă, logica de comandă a întreruperilor, cele patru canale pentru numărare sau măsurarea timpului.




Fig. 2.37. Organizarea unui canal de numărare/măsurare a timpului

Blocul de logică pentru interfațarea cu UC-Z80 decodifică intrările de adresă și distribuie semnalele de interfață pe magistrala internă a circuitului. Logica de comandă internă controlează funcționarea globală a circuitului prin semnale generale

care afectează operații cum sunt: selecția circuitului, inițializarea sau logica de scriere/citire. Logica de comandă a întreruperilor asigură respectarea procedurii de cerere-achitare întreruperi conform modului 2 de lucru al microprocesorului Z80. De asemenea, această parte a circuitului controlează funcționarea într-un lanț de priorități, cu ajutorul semnalelor IEI și IEO. Organizarea unui canal de numărare/măsurare a timpului este dată în figura 2.37. El este alcătuit din două registre, două numărătoare și logica de comandă specifică. La programare, registrul de comandă se încarcă cu un cuvânt de comandă, logica asociată stabilind apoi funcționarea în detaliu a canalului respectiv prin decodificarea acestui cuvânt și precizarea următoarelor condiții:

- validare/invalidare întreruperi;
- funcționare în modul numărător sau în modul temporizator;
- factor de prescalare la măsurarea timpului (16 sau 256);
- frontul activ al intrării CLK/TRG;
- declanșare automată sau cu ajutorul intrării CLK/TRG în modul temporizator;
- urmează transmiterea constantei de timp;
- inițializare software.

Registrul pentru constanta de timp memorează o valoare de 8 biți (între 1 și 256, 0 — reprezentând 256) ce va fi încărcată automat în numărătorul-decrementor la inițializare și, apoi, la fiecare trecere prin zero.

Numărătorul de prescalare, utilizat numai în modul de măsurare a timpului, divide frecvența ceasului de sistem cu 16 sau 256. Ieșirea acestui numărător constituie intrarea de ceas pentru numărătorul-decrementor. Acest din urmă numărător poate fi deci decrementat, fie de ieșirea numărătorului de prescalare, în modul de măsurare a timpului, fie de intrarea CLK/TRG, în modul de numărare.


UC-Z80 poate citi în orice moment, fără a perturba funcționarea circuitului, prin execuția unei instrucțiuni de I/E, numărul rămas de numărat până la zero. La trecerea prin zero ieșirea ZC/TO va fi pulsată și, dacă întreruperile sunt validate, se va face o cerere de întrerupere la unitatea centrală.

După punerea sub tensiune CTC-Z80 rămâne într-o stare nedefinită. Activarea intrării $\overline{\text{RESET}}$ va conduce la inițializarea circuitului dar, pentru a lansa numărarea sau măsurarea timpului programatorul va trebui să scrie, pentru canalul respectiv, cuvântul de comandă, constanta de timp și, dacă se va lucra cu întreruperi, vectorul de întrerupere.

2.3.2. DESCRIEREA CONEXIUNILOR EXTERNE

CTC-Z80 are 28 de conexiuni externe, grupate, după cum se poate vedea în figura 2.38, în magistrala de date, semnale de comandă UC, semnale de comandă întreruperi și semnale de I/E pe canale.

Fig. 2.38
Conexiunile externe
ale circuitului
CTC-Z80



2.3.2.1. Magistrala de date

$D_0 \div D_7$, *Data Bus*. Intrări-ieșiri trei-stări active pe "1". Magistrala se utilizează pentru transferul datelor și comenzilor între UC și CTC-Z80.

2.3.2.2. Semnalele de comandă UC

CS_0, CS_1 , *Channel Select*, selecție canal. Intrări active pe "1", folosite pentru selecția unuia din cele patru canale independente ale circuitului. De obicei se conectează la biții A_0 și A_1 ai magistralei de adrese a sistemului. Selecția canalului e conformă cu tabelul:

CS ₁	CS ₀	Canal selectat
0	0	Canal 0
0	1	Canal 1
1	0	Canal 2
1	1	Canal 3

\overline{CE} , *Chip Enable*, validare capsulă. Intrare activă pe "0". După activarea acestei intrări, CTC acceptă cuvinte de comandă, vector de întrerupere sau cuvinte cu constanta de timp, transmise pe magistrala de date, în timpul unor cicli de scriere I/E. De asemenea, dacă $\overline{CE}=0$, UC poate citi conținutul numărătorului-decrementor printr-o instrucțiune de I/E.

$\overline{M1}$, *Machine Cycle One*, primul ciclu-mașină. Intrare de la UC-Z80, activă pe "0". Împreună cu \overline{RD} semnifică un ciclu de extragere iar împreună cu \overline{TORQ} un ciclu de achitare a întreruperii.

\overline{TORQ} , *Input/Output Request*, cerere de I/E. Intrare de la UC-Z80, activă pe "0". În timpul unui ciclu de scriere, \overline{TORQ} și \overline{CE} sunt active, iar \overline{RD} inactivă: CTC-Z80, ca și PIO-Z80, nu primește un semnal de comandă-scriere separat, acesta generându-se intern prin inversarea lui \overline{RD} . La un ciclu de citire, \overline{TORQ} , \overline{CE} și \overline{RD} sunt active, conținutul numărătorului-decrementor fiind plasat pe magistrala de date către UC. \overline{TORQ} și $\overline{M1}$ active împreună se utilizează în ciclul de achitare a întreruperii, când canalul prioritar își plasează vectorul de întrerupere pe $D_0 \div D_7$.

\overline{RD} , *Read Cycle Status*, ciclu de citire. Intrare de la UC-Z80 activă pe "0". Semnalul utilizat împreună cu \overline{TORQ} și \overline{CE} în operațiile de transfer de date și comenzi între UC și CTC.

2.3.2.3. Semnalele de comandă a întreruperilor

\overline{IEI} , *Interrupt Enable In*, intrare validare întreruperi. Intrare activă pe "1"; activă semnifică inexistența unor cereri de întrerupere prioritare în curs de tratare de către UC-Z80.

\overline{IEO} , *Interrupt Enable Out*, ieșire validare întreruperi. Ieșire activă pe "1" numai când $\overline{IEI}=1$ și UC-Z80 nu tratează nici o întrerupere generată de vreunul din canalele de numărare/măsurare ale circuitului.

\overline{INT} , *Interrupt Request*, cerere întrerupere. Ieșire de tip drenă-în-gol activă pe "0". Se activează când oricare din canalele CTC căruia i s-a validat prin program generarea întreruperii trece prin zero.

RESET, inițializare. Intrare activă pe "0" utilizată pentru inițializarea hardware a circuitului. Acest semnal oprește numărarea în toate canalele, invalidează generarea întreruperilor, trece ieșirile ZC/TO și \overline{INT} în starea inactivă,

face IEO=IEI și trece circuitele de comandă a magistralei de date în starea de impedanță mare.

2.3.2.4. Semnalele de I/E pe canale

CLK/TRG₀ ÷ CLK/TRG₃, *External Clock/Timer Triger*, ceas extern/declanșare externă. Intrări active pe front pozitiv sau negativ, la alegere prin software de către utilizator. Cele patru conexiuni externe corespund celor patru canale ale CTC. În modul numărare fiecare front activ al acestor intrări decrementează numărătorul-decrementor. În modul de măsurare a timpului frontul activ este utilizat pentru începerea măsurării.

ZC/TO₀ ÷ ZC/TO₂, *Zero Count/Timeout*, trecere prin zero/terminare temporizare. Ieșire activă pe "1". Cele trei conexiuni corespund canalelor 0-2, canalul al treilea neavând o astfel de ieșire datorită limitelor impuse de capsula cu 28 de conexiuni externe. În ambele moduri la aceste ieșiri sunt generate impulsuri pozitive când numărătoarele-decrementoare trec prin zero.

2.3.3. DIAGrame DE TIMP

2.3.3.1. Ciclul de scriere UC

Cuvântul de comandă, vectorul de întrerupere sau constantă de timp se transmit conform diagramei de timp din figura 2.39. CTC-Z80 nu are o intrare separată pentru comanda de scriere: acest semnal este generat intern dacă intrarea \overline{RD} este "1" pe durata stării T₁. În timpul stării T₂ \overline{IORQ} și \overline{CE} sunt pe "0" iar $\overline{M1}$ pe "1" pentru a distinge ciclul de scriere de ciclul de achitare a întreruperii. Valoarea intrărilor CS₀ și CS₁ selectează canalul unde se vor scrie datele prezente pe magistrală, cu frontul pozitiv al ceasului din starea T₃.




Fig. 2.39. Ciclul de scriere UC în CTC-Z80




Fig. 2.40. Ciclul de citire UC din CTC-Z80

2.3.3.2. Ciclul de citire UC

Ciclul de citire, a cărui desfășurare în timp este prezentată în figura 2.40, se utilizează pentru citirea conținutului numărătorului-decrementor, citire efectuată fără perturbarea decrementării. În timpul stării T_2 , UC-Z80 inițiază un ciclu de citire activând intrările \overline{RD} , \overline{IORQ} și \overline{CE} ale CTC-ului. Valoarea intrărilor CS_0 și CS_1 selectează canalul, care va plasa, cu frontul pozitiv al ceasului din T_3 , valoarea numărătorului-decrementor pe magistrala de date a sistemului.

2.3.3.3. Modul numărător

În acest mod de lucru decrementarea numărătorului-decrementor se face, așa cum se poate vedea în figura 2.41, cu fiecare front activ al intrării CLK/TRG (aici frontul pozitiv), sincron cu ceasul Φ . Pentru ca decrementarea să apară cu primul front pozitiv al lui Φ , care urmează frontului activ al lui CLK/TRG, trebuie respectat un timp de *set-up*, de stabilizare, precizat în catalog, de exemplu 300 ns pentru versiunea CTC-Z80 fabricată de Zilog (frecvența ceasului Φ de 2,5 MHz). Dacă nu se respectă acest timp, numărarea va fi întârziată cu o perioadă a ceasului Φ . De asemenea, impulsul de declanșare, în figura 2.41 pozitiv, este necesar să aibă o durată minimă, iar perioada semnalului CLK/TRG să fie cel puțin de două ori mai mare decât perioada ceasului Φ . Ieșirea ZC/TO corespunzătoare va fi activată la trecerea pe zero a numărătorului-decrementor.




Fig. 2.41. Funcționarea unui canal în modul numărător




Fig. 2.42 Funcționarea unui canal în modul temporizator

2.3.3.4. Modul temporizator

Figura 2.42 ilustrează desfășurarea în timp a funcționării unui canal programat să lucreze în modul temporizator. Măsurarea timpului se declanșează cu al doilea front pozitiv al ceasului Φ ce urmează frontului activ al intrării CLK/TRG, aici pozitiv. Ca și mai sus, pentru respectarea acestei secvențe de timp vor trebui îndeplinite condițiile unui timp de *set-up* între frontul activ al intrării CLK/TRG și primul front pozitiv al lui Φ și, de asemenea, cea a unei durate minime a impulsului de declanșare a măsurării timpului. Dacă frontul

activ al intrării CLK/TRG apare mai târziu decât timpul de *set-up*, inițierea numărării va fi întârziată cu o perioadă de ceas.

Precizăm că măsurarea timpului poate fi declanșată și automat, fără utilizarea conexiunii externe CLK/TRG, prin transmiterea unei anumite configurații a cuvântului de comandă.

2.3.4. PROGRAMAREA CIRCUITULUI CTC-Z80

Pentru a programa circuitul CTC-Z80 se transmite cuvântul de comandă, constanta de numărare și, dacă se dorește utilizarea întreruperilor, vectorul de întrerupere. Cuvântul de comandă este folosit pentru selectarea modului de lucru și a altor parametri ce vor caracteriza funcționarea canalului programat. Constanta de timp, o valoare binară cuprinsă în intervalul (1, 256), este întotdeauna precedată de un cuvânt de comandă. Actualizarea cuvântului de comandă și/sau a constantei de timp se poate face în orice moment pe timpul numărării, cu observația că noua constantă de timp va fi încărcată în numărătorul-decrementor ulterior, la trecerea acestuia prin zero.

Dacă cel puțin unul din canalele de numărare ale circuitului CTC-Z80 are întreruperi validate, bitul 7 al cuvântului de comandă este "1", procedura de programare va cuprinde și transmiterea vectorului de întrerupere. Este necesară scrierea unui singur vector pentru întregul circuit deoarece logica de comandă a întreruperilor modifică în mod automat vectorul plasat pe magistrală de către CTC, în ciclul de achitare, precizând canalul care solicită întreruperea.

Selecția canalului programat se face cu ajutorul intrărilor CS₀ și CS₁ conform tabelului dat în § 2.3.2.

2.3.4.1. Cuvântul de comandă

Pentru a încărca un cuvânt de comandă, unitatea centrală execută o instrucțiune de I/E la adresa corespunzătoare canalului ales. Octetul transmis va fi interpretat drept cuvânt de comandă și înscris în registrul de comandă al canalului respectiv dacă bitul 0, cel mai puțin semnificativ, este "1". Cu ajutorul celorlalți șapte biți se selectează modul de lucru și parametrii de funcționare. Formatul cuvântului de comandă este următorul:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
Validare întreruperi	Mod de lucru	Factor prescalare	Front activ	Mod de declanșare	Urmează constanta de timp	Inițializare	1

D_7 , *validare-întreruperi*. Dacă $D_7=1$, canalul respectiv este validat să genereze o întrerupere la fiecare trecere prin zero a numărătorului-decrementor. În această situație, se încarcă în CTC și vectorul de întrerupere. Întreruperile pot fi validate în oricare din cele două moduri de lucru. Dacă se trimite un cuvânt de comandă de actualizare la un canal în funcționare, cuvânt având $D_7=1$, validarea întreruperilor nu va fi retroactivă în raport cu o posibilă trecere anterioară a numărătorului prin zero. $D_7=0$ înseamnă invalidarea întreruperilor, ștergerea întreruperii în așteptare pe canalul respectiv. Ca și la PIO poate apărea un asincronism între generarea întreruperii de către CTC și invalidarea ei de către UC, situație care, datorită citirii unui vector fals de întrerupere, ar conduce la o eroare de program. Pentru a rezolva această problemă se poate utiliza următoarea secvență de program:

```

...
LD A, 01H      : Încărcare A cu comanda de invalidare
DI             : Invalidare întreruperi UC
OUT (CTC), A   : Invalidare întreruperi CTC
EI             : Validare întreruperi UC
...

```

D_6 , *mod de lucru*. Dacă $D_6=1$ este selectat modul numărător în care numărătorul-decrementor al canalului se decrementează la fiecare front activ al intrării CLK/TRG respective. În acest mod nu se utilizează numărătorul de prescalare. Când $D_6=0$, se selectează modul temporizator în care numărătorul-decrementor este acționat de ieșirea numărătorului de prescalare. La ieșirea ZC/TO a canalului se generează impulsuri cu o perioadă dată de:

$$T_{ZC/TO} = t_{\Phi} \cdot FP \cdot CT,$$

unde t_{Φ} este perioada ceasului de sistem, Φ , FP - factorul de prescalare, 16 sau 256, iar CT - constanta de timp încărcată în registrul pentru constanta de timp al canalului respectiv.

D_5 , *factor-prescalare*. Bitul D_5 , definit numai pentru modul temporizator, precizează cu cât trebuie să se dividă frecvența ceasului Φ : cu 16, $D_5=0$, sau cu 256, $D_5=1$.

D_4 , *front activ*. Acest bit stabilește care din fronturile impulsului CLK/TRG va fi utilizat pentru lansarea măsurării timpului în modul temporizator, respectiv pentru decrementarea în modul numărător. Frontul pozitiv este selectat cu $D_4=1$ iar cel negativ cu $D_4=0$. O reprogramare a frontului activ pe durata numărării echivalează cu un front activ, conducând la decrementarea numărătorului-decrementor. De asemenea, o schimbare a frontului activ, printr-un cuvânt de comandă de actualizare, în timp ce canalul așteaptă să înceapă măsurarea timpului, conduce la startarea numărătoarelor, echivalând deci cu un impuls de declanșare.

D_3 , *mod de declanșare*. Definit numai pentru modul temporizator, acest bit specifică modul de declanșare, de începere a măsurării timpului: $D_3=1$, declanșare externă cu ajutorul intrării CLK/TRG (vezi figura 2.42); $D_3=0$,

declanșare internă, automată, când începerea măsurării timpului se face pe frontul pozitiv al ceasului Φ în starea T_2 din ciclul-mașină următor celui în care s-a scris constanta de timp. După declanșare, numărarea se face în mod continuu, la trecerea prin zero constantele încărcându-se automat, numărătoarele fiind decrementate fără întrerupere sau întârziere până la o inițializare hardware sau software.

D_2 , *urmează constanta de timp*. $D_2=1$ indică faptul că următorul cuvânt scris la adresa canalului programat este o constantă de timp, ce poate fi transmisă în orice moment, numărătorul-decrementor continuând decrementarea constantei anterioare până la trecerea prin zero, după care o va încărca pe cea nouă. $D_2=0$ înseamnă că nu urmează o constantă. Cuvântul de comandă transmis cu $D_2=0$ este de obicei un cuvânt de actualizare a registrului de comandă asociat canalului deja în funcțiune. Aceasta deoarece un canal nu poate funcționa fără să i se fi transmis în mod corect constanta de timp și singurul mod de a o transmite este prin poziționarea pe "1" a bitului D_2 , într-un cuvânt de comandă anterior.

D_1 , *inițializare*. Poziționarea pe "1" a acestui bit conduce la o inițializare software, canalul oprindu-se din numărare sau din măsurarea timpului. Scrierea în D_1 a unui impuls de inițializare oprește funcționarea canalului, dar nu modifică nici unul din biții registrului de comandă. Dacă $D_2=D_1=1$, canalul își va relua funcționarea după încărcarea constantei de timp. Dacă $D_1=0$, canalul își continuă funcționarea curentă.

2.3.4.2. Constanta de timp

Pentru a începe numărarea în oricare din cele două moduri de lucru, un canal CTC trebuie să primească o constantă de timp. Constanta de timp poate avea orice valoare întregă cuprinsă între 1 și 256, cu 00H interpretat ca 256. Încărcarea unei constante se face în doi pași: întâi transmiterea unui cuvânt de comandă cu bitul $D_2=1$, apoi scrierea unui octet având valoarea constantei. Transmiterea unei constante spre un canal aflat în funcțiune va conduce la încărcarea ei în registrul pentru constantă, de unde va fi transferată în numărătorul-decrementor, la terminarea operației curente, adică la trecerea acestuia prin zero.

2.3.4.3. Vectorul de întrerupere

Vectorul de întrerupere se transmite dacă cel puțin unul din canalele CTC are întreruperile validate. CTC-Z80 lucrează în întreruperi la fel ca PIO-Z80, respectând procedura corespunzătoare modului 2 al microprocesorului Z80 (vezi § 2.1, 2.2). Programarea vectorului constă în scrierea unui octet în canalul 0

al CTC. Acest octet trebuie să aibă bitul cel mai puțin semnificativ $D_0=0$, pentru a fi distins de un cuvânt de comandă. Utilizatorul precizează în acest octet cei mai semnificativi cinci biți, logica de comandă din CTC urmând a stabili valorile biților D_2 și D_1 în funcție de canalul care solicită întreruperea. Formatul vectorului de întrerupere este deci următorul:

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
V_7	V_6	V_5	V_4	V_3	X	X	0

D_7-D_3 se precizează de către utilizator iar D_2-D_1 reprezintă un identificator de canal generat de CTC-Z80: 00 = canal 0, 01 = canal 1, 10 = canal 2 și 11 = canal 3.

Canalul 0 este prioritar față de celelalte canale.

2.3.4.4. Programarea circuitului pentru funcționare în modul numărător

În exemplele următoare se va considera că circuitul CTC-Z80 este selectat cu ajutorul bitului de adresă A_4 , iar liniile CS_0 , CS_1 sunt comandate de biții cei mai puțin semnificativi ai magistralei de adrese; în consecință adresele de I/E corespunzătoare celor patru canale vor fi cele din tabelul de mai jos:

Conexiuni externe			Adrese de I/E	Canal selectat
$\overline{CE}(\overline{A}_4)$	$CS_1(A_1)$	$CS_0(A_0)$		
0	0	0	10H	Canal 0
0	0	1	11H	Canal 1
0	1	0	12H	Canal 2
0	1	1	13H	Canal 3

Canalul programat să lucreze în modul numărător își decrementează numărătorul-decrementor la fiecare front activ al intrării externe CLK/TRG. Dacă întreruperile sunt validate, la trecerea prin zero va fi generată o întrerupere, decrementarea reluându-se după încărcarea constantei păstrate în

registru pentru constanta de timp. Se dă în continuare o secvență de programare a canalului 2 în modul numărător:

```
MDNUM:IM 2           ; Programarea Z80 în întreruperi, modul 2
LD HL,TAB           ; În HL adresa de început a tabelii locațiilor unde se
LD A,H             ; găsesc adresele subrutinelor de serviciu
LD I,A             ; În I octetul mai semnificativ al adresei locației
LD IX,SRVC2        ; Încărcare în tabelă a adresei subrutinei de serviciu
LD (TAB+1AH),IX   ; pentru CTC - canalul 2, modul numărător
LD A,18H           ; Scriere vector de întrerupere la canalul 0
OUT (10H),A
LD A,0C7H         ; Scriere cuvânt de comandă canal 2
OUT (12H),A
LD A,(CONST)      ; Scriere constantă de timp canal 2
OUT (12H),A
EI                 ; Validare întreruperi
...
```

Secvența MDNUM programează canalul 2 al CTC pentru a funcționa cu întreruperile validate. În acest scop secvența trebuie să precizeze conținutul a trei din registrele circuitului: registrul pentru vectorul de întrerupere, registrul de comandă al canalului 2 și registrul pentru constanta de timp, de asemenea al canalului 2.

Vectorul de întrerupere, scris întotdeauna la adresa de I/E a canalului 0, are cei mai semnificativi cinci biți poziționați prin program, ceilalți trei biți fiind determinați de CTC. Semnificația cuvântului de comandă, 0C7H, recunoscut datorită faptului că are $D_0=1$, este următoarea:

$D_7=1$ validează întreruperile generate de canalele CTC. În cazul nostru trecerea prin zero a numărătorului-decrementor din canalul 2 va conduce la activarea liniei \overline{INT} ;

$D_6=1$ programează canalul 2 să lucreze în modul numărător;

$D_5=0$ neutilizat în modul numărător;

$D_4=0$ specifică frontul negativ al intrării CLK/TRG₂, ca front activ pe care se decrementează numărătorul;

$D_3=0$ neutilizat în modul numărător;

$D_2=1$ înseamnă că urmează scrierea constantei de timp;

$D_1=1$ specifică faptul că CTC - canalul 2 va începe să funcționeze, să numere, după încărcarea constantei de timp.

După execuția secvenței MDNUM, numărătorul-decrementor al canalului 2 va fi decrementat cu o unitate la fiecare front negativ apărut la intrarea CLK/TRG₂. După un număr de impulsuri egal cu constanta de timp, CTC va genera o întrerupere activând linia \overline{INT} . În același timp, constanta va fi reîncărcată în numărătorul-decrementor contorizându-se în continuare fronturile negative ale semnalului CLK/TRG₂. Dacă subrutina de serviciu a întreruperii durează mai mult decât decrementarea constantei de timp, se pot pierde întreruperi, deoarece circuitul CTC-Z80 nu memorează o întrerupere în așteptare pe timpul cât întreruperea precedentă, generată de același canal, se află în curs de tratare. În această situație este asigurată numai corectitudinea funcției de numărare.

2.3.4.5. Programarea circuitului pentru funcționare în modul temporizator

Vom ilustra programarea circuitului CTC-Z80 în modul temporizator printr-un exemplu de realizare a unui cronometru. Pentru aceasta, canalele 0, 1, 2 se conectează în cascadă, ieșirile ZC/TO₀ și ZC/TO₁ legându-se la intrările CLK/TRG₁, respectiv CLK/TRG₂. Canalul 0 va lucra în modul temporizator iar canalele 1 și 2 în modul numărător. Pornirea externă a cronometrului, a măsurării timpului, se face cu ajutorul unui impuls la intrarea CLK/TRG₀.

Numărul de secunde trecute, maximum 255, se înregistrează în numărătorul-decrementor al canalului 2. Pentru citirea numărului de secunde, cu ajutorul unei subrutine de serviciu, se utilizează canalul 3, programat în modul numărător. Acesta va genera o întrerupere la orice cerere externă de sfârșit al cronometrării, cerere materializată printr-un impuls la intrarea CLK/TRG₃. Secvența de programare a celor patru canale ale CTC se dă mai jos:

```
MODT: IM 2           : Programare Z80 în întreruperi modul 2
      LD HL, TAB     : În HL adresa de început a tabelii locațiilor
      LD A, H        : unde se găsesc adresele subrutinelor de serviciu
      LD I, A        : În I octetul mai semnificativ al adresei locației
      LD IX, SRVCR   : Încărcare în tabelă a adresei subrutinei
      LD (TAB+26H), IX : de serviciu pentru CTC - cronometru
                          : (vector generat de canalul 3)
      LD A, 26H      : Scriere vector întrerupere la canalul 0
      OUT (10H), A
      LD A, 2FH      : Cuvânt de comandă canal 0
      OUT (10H), A
      LD A, 98H      : Constanta de timp pentru canalul 0
      OUT (10H), A
      LD A, 47H      : Cuvânt de comandă canal 1
      OUT (11H), A
      LD A, 40H      : Constanta de timp pentru canalul 1
      OUT (11H), A
      LD A, 47H      : Cuvânt de comandă canal 2
      OUT (12H), A
      LD A, 00H      : Constanta de timp pentru canalul 2
      OUT (12H), A
      LD A, 0C7H     : Cuvânt de comandă canal 3
      OUT (13H), A
      LD A, 01H      : Constanta de timp pentru canalul 3
      OUT (13H), A
      EI            : Validare întreruperi
      ...
SRVCR: ...         : Subrutina de serviciu pentru CTC-cronometru
      LD C, 12H     : Citire canal 2 (număr secunde trecute)
      IN B, (C)
      XOR A         : Ștergere A
      SUB B        : În A numărul de secunde trecute
      LD (DATE), A : Afișarea numărului de secunde
      CALL AFIS
      LD A, 2FH     : Reinițializare cronometru
      OUT (10H), A : Cuvânt de comandă canal 0
      LD A, 98H     : Constanta de timp pentru canalul 0
      OUT (10H), A
      LD A, 47H     : Cuvânt de comandă canal 1
      OUT (11H), A
```

LD A,40H	: Constanta de timp pentru canalul 1
OUT (11H),A	
LD A,47H	: Cuvânt de comandă canal 2
OUT (12H),A	
LD A,00H	: Constanta de timp pentru canalul 2
OUT (12H),A	
LD A,0C7H	: Cuvânt de comandă canal 3
OUT (13H),A	
LD A,01H	: Constanta de timp pentru canalul 3
OUT (13H),A	
...	
EI	: Validare întreruperi
RETI	: Revenire din subrutina de serviciu

Secvența MODT programează canalul 0 în modul temporizator și canalele 1, 2, 3 în modul numărător. Întreruperile sunt validate numai pentru canalul 3. Ca și în cazul secvenței anterioare de programare, se va preciza întâi conținutul registrului vector de întrerupere și, apoi, pentru fiecare canal în parte, al registrului de comandă și al registrului constantă de timp. Cuvântul de comandă 2FH, transmis canalului 0, are următoarea semnificație:

$D_7 = 0$ invalidează întreruperile pe canalul 0;

$D_6 = 0$ programează canalul 0 să lucreze în modul temporizator;

$D_5 = 1$ precizează că factorul de prescalare este 256;

$D_4 = 0$ specifică frontul negativ al impulsului de la intrarea CLK/TRG₀ ca front activ de lansare a operației de măsurare a timpului;

$D_3 = 1$ specifică faptul că lansarea operației de măsurare a timpului se va face din exterior, cu ajutorul unui impuls la intrarea CLK/TRG₀;

$D_2 = 1$ înseamnă că urmează scrierea constantei de timp;

$D_1 = 1$ specifică faptul că pentru canalul 0 funcționarea va începe sau va fi reluată după încărcarea constantei de timp.

Cuvântul de comandă 47H, transmis canalelor 1 și 2, are aceeași semnificație ca în cazul secvenței anterioare MDNUM, singura deosebire constând în aceea că nu validează întreruperile. Acest cuvânt de comandă programează, așa cum am mai spus, canalele 1 și 2 să lucreze în modul numărător, numărătoarele lor fiind decrementate la fiecare impuls generat la ieșirile ZC/TO₀, respectiv ZC/TO₁. Cuvântul de comandă 0C7H este identic cu cel din secvența MDNUM, el programând canalul 3, de asemenea în modul numărător, dar cu întreruperi validate. Acest din urmă canal va fi utilizat numai pentru generarea unei întreruperi în momentul încheierii operației de cronometrare. De aceea, canalul se încarcă cu constanta 01H, întreruperea activându-se la terminarea măsurării timpului, când transmiterea din exterior a unui impuls la intrarea CLK/TRG₃, va conduce la decrementarea numărătorului-decrementor și trecerea lui prin zero.

Subrutina SRVCR citește numărătorul-decrementor al canalului 2 în care se găsește numărul cronometrat de secunde, de fapt restul scăderii acestui număr din constanta 00H, calculând apoi valoarea reală a perioadei de timp măsurate. În continuare se afișează timpul cronometrat și se reinițializează cronometrul,

transmițând aceleași cuvinte de comandă și constante de timp pentru cele patru canale ale CTC, ca și în secvența MODT din programul principal.

2.4. CIRCUITUL PENTRU COMANDA INTRĂRILOR/IEȘIRILOR SERIE SIO-Z80

2.4.1. STRUCTURA CIRCUITULUI SIO-Z80

Circuitul pentru comanda intrărilor/ieșirilor serie SIO-Z80 face parte din familia de circuite Z80 și este destinat, în principal, implementării aplicațiilor de comunicații de date, asigurând interfațarea independentă a două canale. Circuitul realizează interfața serială binară între echipamente de prelucrare de date și echipamente de comunicații, modemi, convertind informația paralel-serie și serie-paralel și permițând implementarea practic a tuturor protocoalelor de comunicație uzuale, de tip asincron și sincron, orientate pe caracter sau pe bit. SIO-Z80 este un dispozitiv de I/E deosebit de flexibil, programabil software, ce înglobează funcțiile unor circuite tradiționale de tip UART, *Universal Asynchronous Receiver/Transmitter*, receptor/transmițător asincron universal, cum sunt TMS6011, S1883, de tip USART, *Universal Synchronous/Asynchronous Receiver/Transmitter*, receptor/transmițător asincron/sincron universal, ca, de exemplu, 8251, 8251A, 2651, și ale unor circuite de comandă pentru comunicații sincrone ca 2652 sau 8273. Menționăm posibilitățile de lucru ale circuitului cu întreruperi vectorizate sau nevectorizate, în mod DMA sau în modul de testare software, *polling*. De asemenea, SIO-Z80 poate fi folosit, cu restricțiile impuse în primul rând de viteza de transfer, pentru conectarea oricăror echipamente periferice cu interfețe serie, de pildă unități de discuri flexibile, imprimante sau console.

Dintre caracteristicile principale ale circuitului enumerăm:

- poate comanda independent două canale *duplex*¹;
- vitezele de transmisie $0 \div 500$ Kbiți/s, pentru frecvența ceasului de 2,5 MHz (SIO-Z80) sau $0 \div 800$ Kbiți/s, pentru ceas de 4 MHz (SIO-Z80A);
- *buffer* de recepție cu patru niveluri și *buffer* de transmisie cu două niveluri;
- mod de transmisie asincron cu 5, 6, 7 sau 8 biți/caracter, 1, 1 $\frac{1}{2}$ sau 2 biți de STOP, cu sau fără paritate, rate de transfer de x1, x16, x32 sau x64 perioada ceasului, generare și detecție de caractere BREAK, detecție de erori de paritate, de depășire sau de cadrare;

¹ Transmiterea datelor simultan în ambele sensuri definește un canal *duplex*; transmiterea datelor într-un sens sau în celălalt, nesimultan, definește un canal *semiduplex*, iar transmiterea numai într-un singur sens caracterizează un canal *simplex*.

– mod de transmisie sincron cu sincronizare pe caracter, internă sau externă, generarea unuia sau a două caractere de sincronizare, inserarea automată de caractere de sincronizare, generarea și verificarea de tip CRC; permite implementarea unor protocoale cum sunt BISYNC, SDLC, HDLC asigurând inserarea delimitatorului, inserarea și ignorarea de biți "0", manipularea resturilor din câmpul de informație;

– posibilitatea de a lucra în întrepreri conectat într-un lanț de priorități.




Fig. 2.43. Schema-bloc a circuitului SIO-Z80

Schema bloc a circuitului SIO-Z80 se prezintă în figura 2.43. Așa cum se observă, circuitul este organizat pe principiul unei magistrale interne, la care sunt conectate blocurile funcționale: interfața cu magistrala de I/E a unității centrale, logica de comandă a întreruperilor, logica de comandă internă, canalele seriale *duplex* A și B.

Fiecare din cele două canale este constituit, la rândul lui, din registre de stări și comenzi, logica de stări și comenzi pentru interfața cu modemul sau cu alte echipamente externe, partea de transmisie/recepție propriu-zisă. Alcătuirea acestei părți de transmisie/recepție pentru canalul A se dă în figura 2.44. La recepție se observă cele patru niveluri ale *buffer*-ului, trei alcătuiind o stivă de tip FIFO, *First-In First-Out*, iar al patrulea fiind reprezentat de registrul pentru conversia serie-paralel. Această memorie tampon permite o întârziere, necesară, de exemplu, pentru tratarea unei întreruperi de început de bloc în cazul unei transmisii de viteză mare. La transmisie există un registru de 8 biți ce se încarcă de pe magistrala internă de date și un registru de deplasare de 20 de biți care poate fi încărcat cu date sau cu caractere SYNC.

Funcționalitatea fiecărui canal se definește prin software cu ajutorul a opt registre de comandă ce pot fi programate. Aceste registre de comandă, WR0 ÷ WR7, au următoarele funcții principale:

WR0 – adresare celelalte registre, inițializare CRC, comenzi de inițializare pentru diverse moduri de lucru;

WR1 – definire mod de transfer și întreruperi transmisie/recepție;

WR2 – vector de întrerupere (scris numai pentru canalul B);

WR3 – comenzi și parametri recepție;




Fig. 2.44. Organizarea canalului serial A

WR4 – moduri și parametri diverși transmisie/recepție;

WR5 – comenzi și parametri transmisie;

WR6 – caracter SYNC sau câmp de adresă SDLC;

WR7 – caracter SYNC sau delimitator SDLC.

Pentru a cunoaște starea fiecărui canal, programatorul poate citi trei registre de stare. Aceste trei registre, RR0 ÷ RR2 dau informații despre condițiile de eroare, vectorul de întrerupere sau starea unor semnale de interfață standard:

RR0 – stare *buffer* de transmisie/recepție, stare de întrerupere, stare externă;

RR1 – stare condiție de recepție specială;

RR2 – vector de întrerupere modificat (citit numai pe canalul B).

Observăm că vectorul de întrerupere al circuitului se scrie numai în registrul WR2 al canalului B și se citește, modificat de starea dispozitivului, în registrul RR2, de asemenea al canalului B.

2.4.2. DESCRIEREA CONEXIUNILOR EXTERNE

Datorită constrângerilor impuse de necesitatea de a împacheta circuitul într-o capsulă cu 40 de conexiuni externe SIO-Z80 se fabrică în trei versiuni de




Fig. 2.45.
Conexiunile externe
ale circuitului
SIO-Z80/2

încapsulare. Conexiunile externe ale variantei preferate în majoritatea aplicațiilor, SIO-Z80/2, sunt date în figura 2.45. În tabelul 2.13 sunt date configurațiile conexiunilor care diferă pentru cele trei variante: SIO-Z80/2 nu are $\overline{\text{SYNCB}}$, lui SIO-Z80/1 îi lipsește semnalul $\overline{\text{DTRB}}$, iar la SIO-Z80/0 semnalele $\overline{\text{TxCB}}$ și $\overline{\text{RxCB}}$ sunt legate împreună.

TABELUL 2.13. Conexiuni externe diferite ale variantelor SIO-Z80

Conexiunea externă	SIO-Z80/2	SIO-Z80/1	SIO-Z80/0
25	$\overline{\text{DTRB}}$	$\overline{\text{TxDB}}$	$\overline{\text{DTRB}}$
26	$\overline{\text{TxDB}}$	$\overline{\text{TxCB}}$	$\overline{\text{TxDB}}$
27	$\overline{\text{TxCB}}$	$\overline{\text{RxCB}}$	$\overline{\text{RxTxCB}}$
28	$\overline{\text{RxCB}}$	$\overline{\text{RxDB}}$	$\overline{\text{RxDB}}$
29	$\overline{\text{RxDB}}$	$\overline{\text{SYNCB}}$	$\overline{\text{SYNCB}}$

Vom da în continuare semnificația semnalelor specifice circuitului, diferite de acelea care permit conectarea lui la sisteme realizate cu microprocesorul Z80. Aceste din urmă semnale, $\overline{\text{D}}_0 \div \overline{\text{D}}_7$, $\overline{\text{CE}}$, $\overline{\text{M}}_1$, $\overline{\text{IORQ}}$, $\overline{\text{RD}}$, Φ , $\overline{\text{INT}}$, $\overline{\text{IEI}}$ și $\overline{\text{IEO}}$, sunt identice cu cele descrise în § 2.2 și 2.3.

$\overline{\text{B/A}}$, selecție canal A sau B. Intrare cu ajutorul căreia se precizează canalul cu care UC face transferul pe timpul unei operații de I/E. De obicei, la

această conexiune se leagă bitul A_0 al magistralei de adrese. "1" selectează canalul B, iar "0" canalul A.

C/\overline{D} , selecție date sau comenzi/stări. Intrare prin intermediul căreia se determină tipul informației transferate între UC și SIO pe timpul unei operații de I/E. $C/\overline{D}=1$ pe durata unei scrieri I/E va conduce la interpretarea de către SIO a informației de pe magistrala de date $D_0 \div D_7$ ca o comandă, iar $C/\overline{D}=0$ va face ca informația să fie considerată date. O citire cu $C/\overline{D}=1$ înseamnă o citire de stare. De obicei, la această conexiune se leagă bitul A_1 al magistralei de adrese.

\overline{RESET} , inițializare. Intrare activă pe "0". La activarea acestei linii se invalidează circuitele de recepție și de transmisie, se forțează ieșirile de emisie date $\overline{TxD_A}$ și $\overline{TxD_B}$ în starea MARK, se trec pe "1" toate comenzile către modem și se invalidează întreruperile. După o astfel de inițializare, înainte de a recepționa sau transmite date, este necesară reprogramarea tuturor registrelor de comenzi.

$\overline{RxD_A}$, $\overline{RxD_B}$, *Receive Date*, recepție date. Intrări serie active pe "1", ce admit semnale cu niveluri TTL.

$\overline{RxC_A}$, $\overline{RxC_B}$, *Receiver Clock*, baze de timp pentru recepție. Datele recepționate se eșantionează cu frontul pozitiv al semnalelor primite la aceste intrări. Ceasurile \overline{RxC} pot avea, în modurile asincrone, o frecvență egală, de 16, 32 sau 64 ori mai mare decât viteza de transmisie a datelor. SIO-Z80 nu are nevoie de semnale de ceas cu factor de umplere egal, ceea ce permite generarea lor cu ajutorul unui circuit CTC-Z80. Cele două intrări sunt de tip *trigger-Schmitt*, fără o margine garantată a nivelului de zgomot, admitând fronturi pozitive și negative lente.

$\overline{TxD_A}$, $\overline{TxD_B}$, *Transmit Data*, emisie date. Ieșiri serie, niveluri TTL, active pe "1". Datele generate la aceste ieșiri sunt schimbate pe fronturile negative ale ceasurilor \overline{TxC} .

$\overline{TxC_A}$, $\overline{TxC_B}$, *Transmitter Clocks*, baze de timp pentru emisie. Intrări de ceas de tip *trigger-Schmitt* care, ca și ceasurile de recepție, pot avea în modurile asincrone frecvența egală de 16, 32 sau 64 ori mai mare decât rata de transfer. Este obligatoriu ca factorul de multiplicare pentru emițător și receptor să fie același. De asemenea, \overline{TxC} se poate obține cu ajutorul unui CTC.

\overline{SYNCA} , \overline{SYNCB} , *Synchronization*, sincronizare. Intrări/ieșiri active pe "0". În timpul recepției asincrone aceste conexiuni externe sunt folosite ca intrări similare cu CTS și DCD [27]. În acest mod, afectează biții de stare SYNC/așteptare-sincronizare din registrele de stare RR0, fiind utilizabile pentru orice funcție de intrare. În plus, SIO sesizează tranzițiile de nivel și întrerupere UC. Precizăm că, dacă se utilizează modul asincron și întreruperile (externe/de stare) sunt validate, intrarea SYNC nu trebuie lăsată în gol pentru a nu se genera întreruperi parazite. În modul de sincronizare externă, \overline{SYNCA} , \overline{SYNCB} sunt tot intrări comandate pe "0" cu al doilea front pozitiv al semnalului \overline{RxC} după frontul pozitiv al \overline{RxC} cu care s-a eșantionat ultimul bit

al caracterului de sincronizare. Cu alte cuvinte, după detecția configurației de sincronizare, logica externă trebuie să aștepte două perioade complete ale ceasului de recepție și apoi să activeze intrările SYNC. După trecerea pe "0" intrarea SYNC trebuie menținută în această stare până când UC informează logica externă de detecție a sincronizării că s-a pierdut sincronizarea sau că poate să înceapă un nou mesaj. În modul de sincronizare externă asamblarea caracterului începe cu primul front pozitiv al \overline{RxC} după activarea intrării SYNC. În modul de sincronizare internă, MONOSYNC sau BYSYNC, cele două conexiuni externe sunt utilizate ca ieșiri activate pe durata unei părți din perioada ceasului, \overline{RxC} , în care sunt recunoscute caracterele de sincronizare. Recunoașterea caracterelor de sincronizare nu se memorează, astfel încât ieșirile SYNC vor fi activate de fiecare dată când se recunoaște o configurație de sincronizare.

$\overline{W/RDYA}$, $\overline{W/RDYB}$, *Wait/Ready A*, *Wait/Ready B*, așteptare/gata A, B. Ieșiri de tip drenă-în-gol, atunci când sunt programate pentru a realiza funcția \overline{WAIT} , sau comandate pe "1" și "0", când sunt programate pentru funcția \overline{READY} . Se programează ca ieșiri de tip READY, pentru a comanda circuite DMA, de exemplu 8257, și ca ieșiri de tip WAIT, pentru a sincroniza unitatea centrală la rata de transmisie a SIO. La inițializare ieșirile se trec în starea drenă-în-gol, \overline{WAIT} .

\overline{RTSA} , \overline{RTSB} , *Request To Send*, cerere pentru emisie. Ieșiri active pe "0". Ieșirea trece pe "0" atunci când bitul RTS din registrul de comandă WR5 este programat pe "1". Dacă se utilizează modul de transmisie asincron și bitul RTS din WR5 este programat pe "0", ieșirea va trece pe "1" la golirea *buffer*-ului de transmisie. În modurile sincrone, conexiunea \overline{RTS} urmărește starea bitului RTS din registrul WR5. Cele două ieșiri se pot întrebuința și ca ieșiri de comandă de uz general.

\overline{CTSA} , \overline{CTSB} , *Clear To Send*, gata de emisie. Intrări active pe "0". Dacă bitul D_5 , auto-validare, din registrul WR3, se programează pe "1", trecerile acestor linii pe "0" validează circuitele de transmisie respective. Programarea pe "0" a bitului D_5 permite folosirea lor ca intrări de uz general, ce pot fi citite în RR0. Ambele conexiuni sunt de tip *trigger-Schmitt*, permițând comandarea lor cu semnale având fronturi lente. SIO poate detecta tranzițiile pozitive sau negative ale semnalelor aplicate la intrările CTS și apoi, dacă a fost programat corespunzător, să genereze întreruperi către UC.

\overline{DTRA} , \overline{DTRB} , *Data Terminal Ready*, terminal de date gata. Ieșiri active pe "0" care urmăresc starea programată a bitului DTR din registrul WR5. De asemenea, ele pot fi folosite ca ieșiri de comandă de uz general.

\overline{DCDA} , \overline{DCDB} , *Data Carrier Detect*, detector purtătoare. Intrări active pe "0" de tip *trigger-Schmitt*, care, dacă se lucrează în modul auto-validare, bitul D_5 din WR3 programat pe "1", servesc la validarea recepției. Pot fi utilizate și ca intrări de uz general, ținând seama și de faptul că SIO detectează tranzițiile de nivel, generând, dacă a fost programat, întreruperi către UC.

2.4.3. FUNCȚIONAREA CIRCUITULUI. POSIBILITĂȚI DE LUCRU

SIO-Z80 poate asigura comanda a două canale *duplex* independente, în multe din procedurile actual întâlnite în comunicațiile de date sincrone sau asincrone. Funcționarea circuitului este determinată de conținutul registrelor de comandă, ce trebuie programate înainte ca SIO să execute vreo funcție. Registrele de stare se pot investiga în orice moment, dar numai unele comenzi și moduri pot fi modificate pe durata unei funcționări deja programate.

2.4.3.1. Moduri de lucru cu unitatea centrală

Pentru realizarea transferului de date, stări și comenzi de la și spre UC, SIO-Z80 folosește testarea software, *polling*, întreruperile sau tehnica transferului pe blocuri de octeți. Transferul pe blocuri de octeți se poate efectua prin intermediul unității centrale, cu ajutorul instrucțiunilor I/E de transfer pe bloc, de exemplu OTIR, sau prin intermediul unor circuite specializate de tip DMA.

Tehnica testării software, polling, impune verificarea permanentă prin program a unor parametri specifici, ce caracterizează transferul. SIO-Z80 are asociate fiecărui canal două registre de stare, RR0, RR1, și un registru comun cu vectorul de întrerupere modificat, RR2, accesibil numai pe canalul B. Cele două registre de stare sunt actualizate de logica internă a circuitului în momente definite în raport cu funcțiile realizate. Unul din registrele de stare se folosește pentru a indica unității centrale momentele când SIO are pregătite date sau când are nevoie de date. De asemenea, același registru memorează și condițiile de eroare. Al doilea registru de stare, ce păstrează condițiile de recepție speciale, nu trebuie citit decât după ce s-a recepționat un caracter. În modul *polling* toate întreruperile circuitului se invalidează.

Lucrul în întreruperi cu SIO-Z80 este facilitat de modul elaborat în care circuitul poate genera întreruperi, permițând utilizarea lui eficientă în aplicații de timp real. SIO are un registru, WR2, în care UC înscrie vectorul de întrerupere și un altul RR2, ce păstrează vectorul modificat. Ambele registre sunt accesibile numai pe canalul B. Dacă circuitul se programează corespunzător, schimbarea de stare conduce la modificarea unei zone de trei biți din vectorul de întrerupere astfel încât, acesta poate "puncta" direct opt rutine de tratare diferite, eliminându-se timpul consumat cu operațiile de analiză a stării circuitului.

Întreruperile generate de SIO-Z80 se împart în trei grupe, de recepție, de transmisie și externe/de stare, în această ordine de prioritate pe fiecare canal, canalul A fiind prioritar față de canalul B. Fiecare sursă de generare a întreruperii poate fi validată prin program. Dacă se validează *întreruperile de transmisie*, UC va fi întreruptă la golirea *buffer*-ului de transmisie, după ce,

bineînțeles, el a fost încărcat cu un caracter. *Întreruperile de recepție* pot fi de două feluri: *întreruperi-la-primul-caracter-recepționat* și *întreruperi-la-fiecare-caracter-recepționat*.

Primul fel de întreruperi de recepție se utilizează de obicei în cazul modului de transfer pe blocuri de octeți. Întreruperea-la-fiecare-caracter-recepționat permite modificarea vectorului în situația detectării unei erori de paritate. Ambele tipuri de întrerupere admit generarea *întreruperilor datorită condițiilor-speciale-de-recepție*¹, spre exemplu, întrerupere-de-sfârșit-de-cadru în procedura SDLC. O condiție de recepție specială poate conduce la generarea unei întreruperi, numai dacă în prealabil a fost selectat unul din cele două tipuri de întrerupere, la primul caracter recepționat sau la fiecare caracter recepționat. În modul întrerupere-la-primul-caracter-recepționat, condițiile speciale de recepție, cu excepția erorii de paritate, generează întreruperi și după activarea întreruperii la recepția primului caracter, de pildă întrerupere de depășire la recepție. *Întreruperile externe de stare* au funcția de a supraveghea tranzițiile semnalelor de la intrările CTS, DCD și SYNC. O întrerupere externă/de stare poate fi cauzată de necesitatea de emisie a CRC sau de detecția, în șirul de date recepționate, a unei secvențe BREAK, în comunicațiile asincrone, ori a unei secvențe ABORT, în protocolul SDLC. Întreruperea declanșată de o secvență BREAK/ABORT permite circuitului SIO să atenționeze unitatea centrală la detecția sau la terminarea unei asemenea secvențe. Astfel, întreruperile externe/de stare înlesnesc terminarea corectă a mesajului curent, inițializarea următorului mesaj precum și detecția oportună a secvențelor BREAK/ABORT.

Dacă unitatea centrală a sistemului e realizată cu microprocesorul Z80, lucrul în întreruperi se desfășoară conform modului 2, SIO generând vectorul în ciclul de achitare, vezi § 2.1, pentru a forma, împreună cu conținutul registrului I, adresa unei locații unde se află adresa de început a subrutinei de serviciu.

Transferul pe blocuri de octeți poate fi implementat fie cu ajutorul unității centrale, prin utilizarea instrucțiunilor de I/E pe bloc, de exemplu OTIR, OTDR, INIR sau INDR pentru Z80, fie prin folosirea unor circuite specializate pentru acces direct la memorie, DMA, ca DMA-Z80 sau 8257. Acest mod de lucru întrebunțează ieșirea W/RDY, comandată cu ajutorul a trei biți programabili, D₇, D₆, D₅, din registrul de comandă WR1. Ieșirea poate îndeplini funcția WAIT pentru ca, prin conectarea la intrarea corespunzătoare a microprocesorului, să permită transferul pe bloc cu ajutorul instrucțiunilor specializate de I/E, prelungind ciclul de I/E atunci când SIO nu e pregătită de transfer. Când se utilizează circuite DMA, ieșirea realizează funcția READY indicând circuitului specializat că SIO este gata pentru un transfer cu memoria.

¹ Vezi și § 2.4.4.1

2.4.3.2. Moduri de transmisie asincrone

Transmisia și recepția se realizează independent pe fiecare din cele două canale. Caracterele pot avea $5 \div 8$ biți și, opțional, un bit de paritate. Partea de transmisie a circuitului Z80 poate adăuga fiecărui caracter 1, $1\frac{1}{2}$ sau 2 biți de STOP și poate genera în orice moment caracterul BREAK. SIO nu impune folosirea unor semnale bază de timp pentru transmisie și recepție cu factor de umplere $1/2$ ceea ce permite utilizarea unor circuite cum este și CTC-Z80. Rata de transmisie a datelor se poate selecta pentru a fi $1/1$, $1/16$, $1/32$ sau $1/64$ din frecvența ceasului. Conexiunea externă SYNC este posibil de a fi programată ca intrare la care să se aplice un semnal de tipul *Detector de apel* generat de modem.

Transmisia începe numai după programarea pe "1" a bitului validare-transmisie, D_3 , din registrul de comandă WR5¹. Dacă a fost programat modul auto-validare, bitul D_5 din WR3, începerea transmisiei va fi condiționată și de activarea intrării CTS. Starea de repaus, în care SIO nu emite, este starea MARK, "1", până când se inițiază o transmisie. La programarea în WR5 a bitului D_4 , transmisie-BREAK, ieșirea TxD este forțată în starea SPACE, "0", indiferent de starea în care se găsea înaintea acestei comenzi. Pentru a elibera linia, fie se anulează comanda transmisie-BREAK, fie se inițializează circuitul. Mai precizăm că, dacă se utilizează un cod cu 5 biți/caracter, biții nefolosiți ai fiecărui octet scris în SIO-Z80, D_5 , D_6 și D_7 , vor fi "0".

Recepția asincronă începe numai după ce bitul validare-recepție, D_0 , din registrul de comandă WR3, a fost programat pe "1". Dacă se folosește modul auto-validare, este necesar, pentru a valida recepția, ca intrarea DCD să fie și ea activată. Recepția este protejată la tranzițiile pe "0" parazite, de scurtă durată, cu ajutorul unui mecanism de rejecție care testează semnalul după o jumătate de bit de la detecția nivelului "0" pe liniile de recepție, RxDA sau RxDB. Dacă nivelul "0" nu se menține, tranziția este parazită și procesul de asamblare a caracterului nu va mai fi declanșat. Această metodă de detecție a unui bit de START micșorează numărul erorilor în recepțiile pe linii zgometoase.

Circuitele de recepție au, după cum se poate vedea și în figura 2.44, o stivă cu patru niveluri, incluzând și registrul de deplasare, pentru stocarea datelor primite. Această stocare permite tratarea de către UC a unei întreruperi de început de bloc, în cazul unui transfer de viteză mare. Există, de asemenea, o stivă pentru erori, paralelă cu stiva de date, indicatorii de eroare fiind încărcăți o dată cu caracterele la care se referă. Indicatorii pot fi citați prin program aflându-se în registrul cu condițiile speciale de recepție, RR1². Indicatorii eroare-depășire-recepție și eroare-paritate sunt cumulativi și nu pot

¹ Vezi § 2.4.4.1

² Vezi § 2.4.4.2.

fi șterși decât prin comanda 6, inițializare-erori¹. Pe de altă parte, indicatorii sfârșit-de-cadru și eroare-de-CRC/cadrare reflectă starea curentă a caracterului aflat în *buffer* și nu sunt șterși de o comandă inițializare-erori. De aceea citirea stării indicatorilor de eroare, registrul RR1, va reflecta întotdeauna atât starea caracterului din *buffer*-ul de recepție cât și orice eroare de paritate sau depășire apărută de la ultima comandă inițializare-erori. Totodată, pentru a păstra corespondența între caracterele recepționate și indicatorii de eroare asociați, registrul de stare trebuie citit *înaintea* datelor, exceptând situațiile ce vor fi descrise mai jos. Prin utilizarea întreruperilor vectorizate cerința se îndeplinește ușor, deoarece SIO generează un vector de întrerupere special, în cazul apariției unei erori sau a sfârșitului de cadru.

Este posibil ca în starea citită după date să fie incluse și erorile următorului caracter, în cazul când acesta a fost recepționat. În situația în care operațiile de citire se execută suficient de rapid, suprapunerea indicatorilor de stare nu mai apare. O excepție intervine dacă se lucrează în modul întrerupere-la-primul-caracter-recepționat deoarece, în acest context, o întrerupere generată de o condiție specială face ca erorile și caracterul, chiar dacă au fost deja citite, să fie păstrate până la o comandă inițializare-erori. Astfel se previne recepția unor caractere noi până la trimiterea unei comenzi de inițializare. De asemenea, selectând modul întrerupere-la-primul-caracter vectorul de întrerupere emis de SIO într-un ciclu de achitare va fi modificat de apariția unei erori. La depășire, ultimul caracter se încarcă peste caracterul recepționat anterior, care în acest fel se pierde. În același timp se poziționează indicatorul eroare-depășire-recepție și se modifică vectorul pe starea condiție-de-recepție-specială, dacă a fost în prealabil validat modul de lucru starea-afectează-vectorul.

Când se lucrează în modul *polling*, pentru ca UC să preia un caracter recepționat, va fi necesară testarea bitului caracter-recepționat-disponibil, D₀, din registrul RR0. Acest bit este pus pe "0" de logica internă a lui SIO când *buffer*-ele de recepție sunt goale. La transmisie interesează bitul *buffer*-transmisie-gol, D₂ din RR0, pus pe "1" de SIO ori de câte ori *buffer*-ul de transmisie nu are nici un caracter. Înaintea fiecărei scrieri în acest *buffer* UC trebuie să testeze bitul D₂ din RR0, pentru a se asigura că nu apare o suprapunere de caractere.

2.4.3.3. Moduri de transmisie sincrone

SIO-Z80 permite implementarea atât a protocoalelor orientate pe caracter, BCP, *Byte Control Protocol*, cât și a celor orientate pe bit, BOP, *Bit Oriented Protocol*, [27]. Protocoalele BCP sunt de tip MONO-SYNC, cu un singur caracter de sincronizare de 8 biți, BISYNC, cu secvență de sincronizare de 16

¹ Vezi § 2.4.4.1.

biți sau pot fi cu sincronizare externă. Caracterile de sincronizare se detectează fără a fi necesară întreruperea UC. SIO poate detecta și caractere de sincronizare de 5, 6 sau 7 biți. La BCP verificarea CRC se întârzie cu un caracter, astfel încât UC poate invalida calculul CRC pentru anumite caractere, ceea ce permite implementarea unor protocoale ca BISYNC al firmei IBM. Circuitul poate calcula resturi utilizând două polinoame generatoare: CRC-16, $x^{16} + x^2 + 1$, și CCITT, $x^{16} + x^{12} + x^5 + 1$. În modul SDLC, inițializarea se face cu "1", iar în celelalte cu "0". Dacă nu mai sunt date de transmis, SIO poate transmite automat caracterele CRC, astfel creîndu-se posibilitatea folosirii circuitului în transmisii de viteză mare prin DMA, fără intervenția UC la sfârșitul unui mesaj. Când nu sunt nici date nici caractere CRC disponibile, SIO inserează caractere SYNC de 8 sau 16 biți, indiferent de lungimea programată a caracterelor.

Protocoalele BOP, cum sunt SDLC sau HDLC, se implementează comod cu SIO-Z80, circuitul asigurând transmiterea automată a delimitatorului, inserarea și eliminarea biților "0", generarea CRC. Printr-o comandă specială se poate emite secvența ABORT. La sfârșitul mesajului, când *buffer*-ul de transmisie devine gol, circuitul transmite automat caracterele CRC și delimitatorul. Dacă apare o eroare de ritm în timpul transmisiei mesajului, o întrerupere externă de stare poate avertiza UC, aceasta având posibilitatea să comande generarea unei secvențe ABORT. Se pot transmite caractere de 1÷8 biți și se pot recepționa mesaje, fără a se fi precizat în prealabil structura caracterelor în interiorul câmpului de informație al unui cadru.

La recepția de tip BOP circuitul se sincronizează automat pe delimitatorul de început al unui cadru, generând un semnal de sincronizare la conexiunea externă SYNC sau, dacă a fost programat, o întrerupere. SIO mai poate fi programat cu ajutorul câmpului de adresă, pentru a căuta cadre adresate unui utilizator specificat, sau cadre emise către toți utilizatorii. Cadrele care nu îndeplinesc nici una din cele două condiții vor fi ignorate. Numărul de caractere din câmpul de adresă poate fi extins prin program. Dacă se lucrează în întreruperi, se pot selecta cele două moduri amintite mai sus: întrerupere-la-primul-caracter-recepționat sau întrerupere-la-fiecare-caracter-recepționat.

Toate modurile sincrone impun folosirea unei rate de transfer a datelor egale cu frecvența ceasului, atât la transmisie cât și la recepție. Datele vor fi eșantionate la recepție cu frontul pozitiv al ceasului TxC, în timp ce la transmisie schimbările de biți vor apărea pe frontul negativ al ceasului TxC. După o inițializare hardware sau software circuitele de recepție se vor afla în modul așteptare-sincronizare, *hunt*, activat de fapt după o comandă validare-recepție. Transferul datelor va începe numai după realizarea sincronizării. La pierderea sincronizării se poate reintra în modul așteptare-sincronizare prin programarea pe "1" a bitului D₄ din registrul de comandă WR3. Diferențele între protocoalele de tip MONOSYNC, BISYNC și cu sincronizare externă sunt date numai de maniera în care se face sincronizarea; modul de funcționare trebuie să fie selectat înaintea încărcării caracterelor de sincronizare, deoarece registrele sunt folosite diferențiat:

– în modul MONOSYNC, caracter SYNC de 8 biți, validarea transferului de date se va face după detecția unui singur caracter SYNC programat în registrul WR7;

– în modul BISYNC, sincronizare pe 16 biți, asamblarea caracterelor va începe după detecția a două caractere de sincronizare adiacente programate în registrele WR6 și WR7;

– în modul cu sincronizare externă, asamblarea caracterelor va începe cu primul front pozitiv al ceasului $R \times C$ după activarea conexiunii externe SYNC care va trebui menținută pe "0" cel puțin trei perioade de ceas.

În modurile MONOSYNC și BISYNC conexiunea externă SYNC e folosită ca ieșire și se va activa ori de câte ori va fi detectată o secvență de sincronizare, fiind ținută "0" pe durata perioadei de ceas în care s-a făcut detecția. În toate cele trei moduri asamblarea caracterelor va continua până la inițializarea circuitului SIO, până la invalidarea recepției, printr-o comandă sau cu ajutorul semnalului DCD, dacă se lucrează cu auto-validare, sau până când UC programează modul așteptare-sincronizare.

2.4.3.3.1. Transmisia sincronă de tip BCP

După o inițializare sau când transmiterea nu este încă validată, circuitul SIO-Z80 menține linia de emisie în starea MARK. La programarea bitului transmisie-BREAK, D_4 din WR5, această linie va fi trecută în starea SPACE, indiferent de conținutul registrului de transmisie. În urma validării transmisiei și a selecției modului, în starea de repaus, circuitul va transmite continuu pe linie caracterul de sincronizare programat, de 8 sau 16 biți.

În transmisie, SIO poate fi utilizat în întreruperi sau în modul *polling*. Dacă se folosesc, întreruperile pot fi de transmisie sau externe/de stare. Programând bitul validare-întrerupere-transmisie, D_1 din WR1, SIO va genera o întrerupere de fiecare dată când *buffer*-ul de transmisie se golește. Această întrerupere poate fi achitată fie prin scrierea unui nou caracter în *buffer*, fie cu ajutorul comenzii inițializare-întrerupere-transmisie-în-așteptare, comanda 5. Când întreruperea se achită cu această comandă și dacă nu se mai scrie nici un caracter în *buffer*, SIO nu va mai genera o altă întrerupere de transmisie. După scrierea unui caracter, *buffer*-ul se poate goli din nou, generându-se astfel o întrerupere de transmisie. Dacă se programează bitul validare-întrerupere-externe/de stare, D_0 din WR1, întreruperea se activează în situațiile: începerea transmisiei caracterelor CRC sau a caracterelor SYNC, schimbări de stare la intrările DCD, SYNC și CTS. Aceste tipuri de întrerupere pot avea asociate un vector unic, în situația în care a fost în prealabil selectat modul de lucru starea-afectează-vectorul, D_2 din WR1.

Atunci când nu mai sunt date de transmis, SIO va insera automat caractere SYNC, dacă transmisia CRC nu a fost validată. Generarea unei întreruperi se va face numai după ce s-a încărcat primul dintre caracterele SYNC inserate. Dacă transmisia CRC este validată în momentul în care nu mai sunt date de

emis, SIO va transmite caracterele CRC, 16 biți, urmate de caractere SYNC. Pe timpul cât se transmite restul CRC, indicatorul eroare-de-ritm-la-transmisie/EOM, D_6 în RR0, se pune pe "1"; bitul *buffer-transmisie-gol* rămânând pe "0", pentru a semnifica starea *buffer*-ului încă plin. CRC nu se calculează pentru caracterele SYNC inserate automat, dar va fi calculat pentru orice caracter SYNC emis ca date, exceptând situația în care generatorul CRC este invalidat la încărcarea caracterului din *buffer* în registrul de deplasare pentru transmisie. După transmiterea caracterelor CRC, indicatorul *buffer-transmisie-gol* trece pe "1", generându-se și o întrerupere ce semnifică unității centrale posibilitatea de a începe un nou mesaj. Comanda generatorului CRC se poate face ținând cont că, înainte de încărcarea datelor, va trebui inițializat prin trimiterea unei comenzi inițializare-generator-CRC-la-transmisie; datele pot fi încărcate numai după validarea generării CRC și a transmisiei. Înainte de a se emite caracterele CRC, dar, cel mai devreme după încărcarea primului caracter, trebuie trimisă comanda inițializare-eroare-de-ritm-la-transmisie/EOM. Cât timp eroare-de-ritm-la-transmisie/EOM este pe "1" transmisia CRC este inhibată, circuitul SIO putând să insereze în cadrul mesajelor, când nu mai sunt date disponibile, caracterul SYNC. La sfârșitul mesajului însă, acest bit trebuie pus pe "0", pentru a se permite emisia CRC.

Invalidarea transmisiei pe timpul emisieii unui caracter conduce, după transmiterea normală a caracterului, la trecerea liniei de emisie în starea MARK. De asemenea, dacă există un caracter în *buffer*, caracterul se păstrează. Pe de altă parte, la trimiterea de către UC a unei comenzi transmisie-BREAK, secvența BREAK, trecerea liniei în starea SPACE, va fi imediat emisă, caracterele în curs de transmisie pierzându-se.

2.4.3.3.2. Recepția sincronă de tip BCP

Validarea recepției se face după programarea modului și transmiterea caracterelor SYNC, în această ordine. În continuare, circuitele de recepție se vor găsi în starea așteptare-sincronizare în care vor rămâne până la: detecția unui caracter SYNC, în modul MONOSYNC, detecția a două caractere SYNC, în modul BISYNC, sau activarea pe "0" a conexiunii externe SYNC. În primele două cazuri această conexiune funcționează ca ieșire pentru a indica sincronizarea, iar în ultimul caz, ca intrare.

Asamblarea caracterelor începe imediat, după detecția secvenței de sincronizare. La recepție, ca și la emisie, SIO poate lucra cu sau fără întreruperi. Dacă se lucrează în întreruperi, acestea pot fi întrerupere-la-primul-caracter-recepționat sau întrerupere-la-fiecare-caracter-recepționat. Primul tip de întrerupere se utilizează, de obicei, pentru a lansa fie o buclă de testare software, fie o instrucțiune I/E de transfer pe bloc, întrebuițând în ultimul caz ieșirea W/RDY pentru sincronizarea UC cu SIO. De asemenea, o astfel de întrerupere poate fi folosită și pentru a lansa un circuit specializat de acces direct la memorie, DMA. Lucrând cu acest tip de întrerupere, SIO-Z80 va

întrerupe la primul caracter recepționat și, apoi, numai în caz de eroare. Anularea acestui mod de întrerupere se face cu ajutorul comenzii 4, inițializare-întrerupere-la-primul-caracter-recepționat. Al doilea tip de întrerupere face ca SIO să activeze linia $\overline{\text{INT}}$ ori de câte ori în *buffer*-ul de recepție se găsește un caracter asamblat. Condițiile speciale de recepție sau erorile pot genera un vector unic, dacă în prealabil a fost selectat modul starea-afectează-vectorul. Eroarea de paritate poate, opțional, să nu conducă la generarea unui vector special.

Calculul CRC pentru un anumit caracter începe cu o întârziere de 8 cicli de ceas după ce caracterul a fost transferat din registrul de deplasare în stiva de recepție (a se vedea și figura 2.44). Validarea/invalidarea CRC înaintea transferării unui caracter în stivă face ca precedentul caracter transferat în stivă să fie inclus/exclus din canalul CRC. Astfel, verificarea CRC poate fi comandată selectiv, existând posibilitatea ca anumite caractere să nu intre în calculul CRC.

2.4.3.3.3. *Transmisia sincronă de tip BOP (SDLC)*

Starea de repaus a liniei de emisie, înainte de a valida transmisia, este MARK. După validarea transmisiei, pe această linie, în starea de repaus, se vor genera în mod continuu delimitatoare. Pentru a transmite un bloc de date este necesară mai întâi inițializarea generatorului CRC cu ajutorul comenzii inițializare-generare-CRC-la-transmisie. Această inițializare poate fi făcută oricând după emisia caracterelor CRC corespunzătoare mesajului precedent. Ca și în cazul BCP, pe durata transmisiei restului CRC indicatorul eroare-de-ritm-la-transmisie/EOM se pune pe "1" iar *buffer*-transmisie-gol rămâne pe "0". La sfârșitul transmisiei CRC, al doilea indicator se poziționează și el pe "1", conducând la generarea unei întreruperi. Secvența CRC se transmite automat atunci când transmițătorul nu mai are date de emis. După transmisia ei pe linie se vor emite delimitatoare. Generarea unei secvențe ABORT se face prin comanda 1, transmisie-ABORT. Aceasta va conduce la generarea a $8 + 14$ biți "1", după care se va trece în starea de repaus emițându-se în mod continuu delimitatoare. Caracterele în curs de transmisie sau în așteptare în *buffer* se vor pierde. Inserarea de biți "0" se face automat de către SIO după întâlnirea a cinci biți "1" succesivi, exceptând secvențele delimitator și ABORT.

Se pot transmite caractere de $1 + 8$ biți, numărul de biți/caracter putând fi schimbat pe timpul transmisiei unui bloc. În felul acesta se asigură că lungimea câmpului de date, I, dintr-un cadru, să fie variabilă la nivel de bit. Utilizând codul-de-rest-I-la-recepție, SIO are posibilitatea să recepționeze un mesaj având orice lungime în biți și să-l retransmită exact cum l-a primit fără să fie necesare, în prealabil, alte informații despre structura caracterelor din câmpul I. Schimbarea numărului de biți/caracter nu afectează caracterul deplasat

în registrul de transmisie, fiecare caracter fiind serializat cu numărul de biți programat în momentul transferării din *buffer* în registrul de transmisie.

2.4.3.3.4. *Recepția sincronă de tip BOP (SDLC)*

Transferul de date între SIO și UC poate începe după primirea primului caracter diferit de un delimitator și după recepția cel puțin a unui delimitator, cu condiția să nu se lucreze în modul căutare-adresă, D_2 din WR3. Dacă se lucrează în acest mod pentru lansarea transferului, mai este necesar ca, după delimitator, să urmeze fie adresa programată, fie adresa globală. Când nu se folosește modul căutare-adresă sau în cazul în care câmpul de adresă este format din mai mulți octeți, există posibilitatea ca un mesaj nedorit să nu fie citit complet de UC. După luarea unei astfel de decizii de către UC, prin programarea bitului D_4 din WR3, intrare-în-modul-așteptare-sincronizare, SIO va suspenda recepția până la următorul delimitator de început al unui cadru.

Desfășurarea transferului poate fi comandată prin *polling* sau prin întreruperi. În prima situație, disponibilitatea unui caracter în *buffer*-ul de recepție se detectează cu ajutorul indicatorului caracter-recepționat-disponibil, D_0 din RR0. În a doua situație, prin selectarea întreruperii-la-primul-caracter-recepționat, se asigură o cale de începere a unui transfer de bloc. Pentru ieșirea din bucla de transfer, dacă nu se cunoaște lungimea cadrului, se poate folosi o întrerupere pe o condiție-de-recepție-specială, sfârșit-de-cadru, generată la recepția delimitatorului de terminare a unui cadru. Pentru situațiile în care numărul de biți din câmpul de date nu este un multiplu întreg al lungimii caracterelor, lungime programată cu biții D_7 , D_6 din WR3, utilizatorul va trebui să țină cont și de valoarea codului-de-rest-la-recepție. Rearmarea întreruperii la primul caracter al următorului cadru se face prin transmiterea comenzii 4, inițializare-întrerupere-la-primul-caracter.

Biții "0", inserați la transmisie pentru a elimina din câmpul de date secvențele-delimitator, sunt rejectați automat la recepție. Detectarea unei secvențe ABORT, mai mult de 7 biți "1", conduce la punerea pe "1" a indicatorului BREAK/ABORT din RR0 și generarea, dacă a fost validată, a unei întreruperi externe/de-stare. Reactivarea acestei întreruperi se va face cu comanda 2, inițializare-întrerupere-externă/de-stare. Lungimea caracterelor poate fi modificată de UC chiar pe timpul recepției unui mesaj.

Validarea verificării CRC se face automat, calculul fiind inițializat cu delimitatorul de început al unui cadru și continuat până la întâlnirea delimitatorului final. Rezultatul verificării CRC este dat de indicatorul eroare-de-CRC/cadrare din RR1, "0" pentru mesaj corect recepționat. Verificarea de paritate poate fi utilizată pentru datele din câmpul I, dacă acestea sunt reprezentate prin caractere de $5 \div 7$ biți și se utilizează o legătură semi-duplex, neexistând circuite separate pentru controlul parității la emisie și recepție.

2.4.4. PROGRAMAREA CIRCUITULUI SIO-Z80

Programarea circuitului SIO-Z80 impune transmiterea unor comenzi pentru selectarea modului de comunicație și, apoi, pentru stabilirea parametrilor specifici de lucru cu UC și modemul. Personalizarea funcționării circuitului înseamnă, în principal, scrierea registrelor de comandă.

2.4.4.1. Registrele de comandă

Pentru a fi programat, oricare din cele șapte sau opt registre de comandă ale canalului A, respectiv B, necesită scrierea de către UC a doi octeți. Excepție face numai registrul WR0. O inițializare hardware sau software va poziționa logica de adresare a registrelor pe WR0 astfel încât primul octet de comandă transmis va fi înscris în acest registru. De aceea, WR0 conține principalele comenzi și câmpul de inițializare CRC. De asemenea, biții D_2 , D_1 și D_0 din WR0 specifică adresa registrului în care se va înscrie octetul de comandă următor.

Registrul de comandă WR0 are următorul format:

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
Cod inițializare CRC	Comandă			Adresă registru următor			

Adresa registrului următor este numărul registrului exprimat în binar cu ajutorul biților D_2 , D_1 , D_0 .

Cele opt comenzi care se pot transmite unui canal SIO sunt codificate conform tabelului:

Comanda	D_2	D_1	D_0	Denumirea comenzii
0	0	0	0	Comandă-neoperantă
1	0	0	1	Transmisie-ABORT (modul SDLC)
2	0	1	0	Inițializare-întreruperi-externe/de-stare
3	0	1	1	Inițializare-canal
4	1	0	0	Inițializare-întrerupere-la-primul-caracter-recepționat
5	1	0	1	Inițializare-întrerupere-transmisie-în-așteptare
6	1	1	0	Inițializare-erori
7	1	1	1	Revenire-din-întrerupere (numai canalul A)

Comanda 0, comandă-neoperantă, nu are nici un efect, fiind folosită la transmiterea adresei registrului următor.

Comanda 1, transmisie-ABORT, utilizată numai în procedura SDLC, pentru a iniția generarea unei secvențe de 8 ÷ 14 biți "1".

Comanda 2, inițializare-întreruperi-externe/de-stare, validează o nouă poziționare a biților de stare din RR0, după generarea unei întreruperi externe/de stare, care blocase acești biți pentru a-i menține stabili până la citirea lor de către UC.

Comanda 3, inițializare-canal, realizează aceeași inițializare ca în cazul activării intrării RESET, dar numai pe un canal. Trimisă pe canalul A, inițializează și logica de priorități a întreruperilor. După transmiterea acestei comenzi, până la următoarea comandă, este necesară trecerea a cel puțin 4 cicluri de ceas.

Comanda 4, inițializare-întrerupere-la-primul-caracter-recepționat, reactivează acest tip de întrerupere, dacă a fost selectat, pregătind recepția următorului mesaj.

Comanda 5, inițializare-întrerupere-transmisie-în-așteptare, previne generarea întreruperilor de transmisie, condiționate de golirea *buffer*-ului, după terminarea transmiterii datelor, până la scrierea de către UC a unui nou caracter în *buffer*-ul de transmisie.

Comanda 6, inițializare-erori, șterge eventualele erori de paritate și/sau depășire memorate în RR1 de la precedenta inițializare.

Comanda 7, revenire-din-întrerupere, trimisă numai pentru canalul A, este interpretată de SIO ca o instrucțiune RETI conducând la ștergerea bistabilului "Întrerupere în curs de tratare", ceea ce permite validarea întreruperilor de la dispozitivele cu prioritate scăzută. Existența acestei comenzi asigură folosirea priorităților interne din SIO și în sistemele care nu se bazează pe familia Z80.

Codul inițializare CRC, D₇, D₆, are semnificația din tabelul de mai jos:

D ₇	D ₆	Denumirea comenzii
0	0	Comandă neoperantă
0	1	Inițializare-verificare-CRC-la-recepție
1	0	Inițializare-generare-CRC-la-transmisie
1	1	Inițializare-eroare-de-ritm-la-transmisie/EOM

Registrul de comandă WR1 are următorul format:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
Validare WAIT/READY	WAIT/READY	\overline{W}/RDY la recepție/transmisie	Mod de întrerupere la recepție		Starea afectează vectorul (numai canal B)	Validare întreruperi transmisie	Validare întreruperi externe/de stare

Validare-întreruperi-externe/de-stare activează generarea întreruperilor, ca urmare a unor tranziții la intrările \overline{DCD} , \overline{CTS} și \overline{SYNC} , a întâlnirii unei secvențe BREAK sau la începutul transmiterii caracterelor CRC ori SYNC. Dacă intrările enumerate nu se folosesc, ele vor trebui conectate la +5V, pentru a se preveni apariția unor întreruperi false.

Validare-întreruperi-transmisie permite activarea întreruperii ori de câte ori *buffer*-ul de transmisie devine gol.

Starea-afectează-vectorul, bit programabil numai pentru canalul B, care, dacă este pus pe "1", permite selectarea facilității ca vectorul trimis de SIO într-un ciclu de achitare-întrerupere să fie modificat conform tabelului:

V ₃	V ₂	V ₁	Semnificația modificării	
0	0	0	Buffer-transmisie-gol	Canal B
0	0	1	Schimbare-externă/de-stare	
0	1	0	Caracter-recepționat-disponibil	
0	1	1	Condiție-de-recepție-specială	
1	0	0	Buffer-transmisie-gol	Canal A
1	0	1	Schimbare-externă/de-stare	
1	1	0	Caracter-recepționat-disponibil	
1	1	1	Condiție-de-recepție-specială	

Dacă D₂=0 vectorul trimis de SIO este cel scris prin program în registrul WR2.

Selectarea *modului-de-întrerupere-la-recepție* se face cu ajutorul biților D₄ și D₃:

D ₄	D ₃	Mod de întrerupere la recepție
0	0	Întrerupere-recepție-invalidată
0	1	Întrerupere-la-primul-caracter-recepționat
1	0	Întrerupere-la-fiecare-caracter-recepționat/ Paritatea-afectează-vectorul
1	1	Întrerupere-la-fiecare-caracter-recepționat/ Paritatea-nu-afectează-vectorul

$\overline{W/RDY}$ -la-recepție/transmisie selectează, dacă ieșirea $\overline{W/RDY}$ este validată, situația în care această conexiune externă va fi activată: când *buffer*-ul de recepție este gol, $D_3=1$, sau când *buffer*-ul de transmisie este plin, $D_3=0$.

$\overline{WAIT/READY}$ se programează pe "0", dacă linia $\overline{W/RDY}$ se utilizează pentru a comanda o intrare de tip WAIT a unui microprocesor, și pe "1" dacă se conectează la o intrare de tip READY a unui circuit specializat pentru DMA. Funcția READY poate fi realizată de SIO oricând, nefiind condiționată de selectarea circuitului, în timp ce funcția WAIT este activă numai când UC încearcă să citească date din SIO, în momentul când *buffer*-ul de recepție este gol, sau să scrie când *buffer*-ul de transmisie este plin.

Cât timp bitul *validare-WAIT/READY* este menținut pe "0" ieșirea $\overline{W/RDY}$ va fi "1" pentru modul READY și în starea a treia pentru modul WAIT. $D_7=1$ va însemna validarea funcționării ieșirii $\overline{W/RDY}$ într-unul din cele două moduri.

Registrul de comandă WR2 este registrul care memorează vectorul de întrerupere al circuitului și nu există decât în setul de registre al canalului B. Într-un ciclu de achitare a întreruperii, SIO va returna un vector având biții $V_7 \div V_4$ și V_0 la fel cu cei programați și dacă a fost programat bitul starea-afectează-vectorul, cu V_3, V_2, V_1 modificați ca în tabelul de mai sus¹. Formatul acestui registru este:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
V ₇	V ₆	V ₅	V ₄	V ₃	V ₂	V ₁	V ₀
Se returnează neschimbate				Modificați numai dacă $D_2/WR1 = 1$ (canal B)			Neschimbate

¹ Vezi structura registrului WR1.

Registrul de comandă WR3 conține comenzi și parametri referitori la logica de recepție:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
Lungime caracter la recepție	Auto-validare	Așteptare sincronizare	Validare CRC la recepție	Căutare adresă	Invalidare încărcare caracter SYNC	Validare recepție	

Validare-recepție pe "1" permite începerea operațiilor de recepție.

Programând *invalidare-încărcare-caracter-SYNC*, caracterele SYNC, ce preced un mesaj nu se vor mai transfera în *buffer*-ul de recepție.

Prin selecția modului *căutare-adresă*, dacă se lucrează în protocolul SDLC, SIO va rejecta toate cadrele care nu au adresa egală cu cea programată sau cu adresa de emisie globală (*broadcast*).

Punerea pe "1" a bitului *validare-CRC-la-recepție* conduce la o reluare sau inițiere a calculului CRC începând cu ultimul caracter transferat din registrul de recepție în stivă, fără a se mai ține cont de eventualele caractere precedente păstrate în stivă.

Programarea pe "1" a bitului *așteptare-sincronizare* permite reintrarea în modul de așteptare a secvenței de sincronizare în cazurile când s-a pierdut sincronizarea sau, într-un protocol de tip BOP, când UC consideră că mesajul primit nu este necesar.

Selectând modul *auto-validare*, D₅=1, intrările \overline{DCD} și \overline{CTS} vor fi folosite pentru validarea circuitelor de recepție, respectiv transmisie. D₅=0 inhibă această funcție menținând doar posibilitatea ca starea intrărilor să fie citită în registrul RR0.

Lungimea caracterelor asamblate la recepție este determinată de valoarea biților D₇, D₆, conform tabelului:

D ₇	D ₆	Număr de biți/caracter
0	0	5
0	1	7
1	0	6
1	1	8

Numărul de biți/caracter poate fi reprogramat în timpul asamblării.

Registrul de comandă WR4, conținând comenzi ce afectează atât transmisia cât și recepția, are următorul format:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
Rata datelor		Moduri de sincronizare		Număr de biți STOP		Paritate pară/ impară	Paritate

Dacă *paritate* este pus pe "1" SIO adaugă la numărul de biți specificați în D₇, D₆/WR3, bitul de paritate. De asemenea, dacă D₀=1, la recepție se ia în considerare și bitul de paritate.

Paritate-pară/impară specifică atât pentru transmisie cât și pentru recepție felul parității: D₁=0, paritate impară, D₁=1 paritate pară.

Numărul-de-biți-STOP adăugați la transmisia asincronă a caracterelor se fixează cu ajutorul biților D₃ și D₂:

D ₃	D ₂	Număr de biți STOP
0	0	Moduri sincrone
0	1	1 bit STOP pe caracter
1	0	11/2 biți STOP pe caracter
1	1	2 biți STOP pe caracter

Selecția *modului-de-sincronizare* se face cu D₅, D₄:

D ₅	D ₄	Moduri de sincronizare
0	0	Caracter SYNC de 8 biți transmis prin program
0	1	Caracter SYNC de 16 biți transmis prin program
1	0	Mod SDLC (secvența de sincronizare 01111110)
1	1	Sincronizare externă

Biții D₇, D₆ se utilizează pentru specificarea ratei de transmisie a datelor, în funcție de frecvența ceasului de emisie/recepție. Pentru modurile sincrone

rata datelor trebuie să fie aleasă egală cu frecvența ceasului, în timp ce pentru modurile asincrone se poate selecta orice raport. Raportul ales va fi folosit de SIO atât pentru emisie cât și pentru recepție. Precizăm că pentru oricare mod de lucru se va avea în vedere ca frecvența ceasului de sistem, Φ , să fie de cel puțin 5 ori mai mare decât rata datelor. De asemenea, pentru o rată a datelor egală cu frecvența ceasului sincronizarea de bit trebuie asigurată extern. Selecția ratei datelor se face conform tabelului:

D_7	D_6	Rata datelor
0	0	Rata datelor x 1 = Frecvența ceasului
0	1	Rata datelor x 16 = Frecvența ceasului
1	0	Rata datelor x 32 = Frecvența ceasului
1	1	Rata datelor x 64 = Frecvența ceasului

Registrul de comandă WR5 conține cea mai mare parte a comenzilor și parametrilor ce afectează transmisia:

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
DTR	Lungime caracter la transmisie	Transmisie BREAK	Validare transmisie	CCITT/CRC-16	RTS	Validare CRC la transmisie	

Validare-CRC-la-transmisie permite, dacă este pus pe "1", transmisia automată a caracterelor CRC atunci când nu mai sunt date de emis. Cu ajutorul acestui bit de comandă se poate valida/invalida calculul CRC pentru orice caracter.

RTS comandă ieșirea \overline{RTS} : $D_1=1$ conduce la activarea, trecerea pe "0", a ieșirii \overline{RTS} în timp ce $D_1=0$ permite trecerea pe "1" a ieșirii \overline{RTS} dar numai după ce transmițătorul este gol.

CCITT/CRC-16 selectează polinomul generator utilizat în verificarea CRC, la emisie și recepție: "0" pentru polinomul CCITT, $x^{16} + x^{12} + x^5 + 1$.

Cât timp bitul *validare-transmisie* este "0" ieșirea TxD va fi ținută în starea MARK, "1". Emisia va începe după trecerea bitului pe "1". Punerea pe "0" a acestei comenzi va încheia transmisia după terminarea caracterului curent sau imediat, dacă invalidarea se face pe timpul emisieii unui caracter CRC.

Poziționarea pe "1" a comenzii *transmisie-BREAK* forțează linia TxD în starea SPACE, "0".

Numărul de biți dintr-un octet transferat în *buffer*-ul de transmisie, ce vor fi deci emiși în linie, este selectat cu ajutorul biților D_6 și D_5 :

D_6	D_5	Număr de biți/caracter
0	0	5 sau mai puțini
0	1	7
1	0	6
1	1	8

Biții care se emit se presupun aliniați la dreapta octetului, transmisia începând cu bitul cel mai puțin semnificativ, D_0 . În cazul transmiterii a 5 sau mai puțini biți structura octetului va fi:

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0	Număr biți/ caracter
1	1	1	1	0	0	0	D	1 bit
1	1	1	0	0	0	D	D	2 biți
1	1	0	0	0	D	D	D	3 biți
1	0	0	0	D	D	D	D	4 biți
0	0	0	D	D	D	D	D	5 biți

DTR este bitul de comandă al ieșirii \overline{DTR} : $D_7=1$ conduce la activarea, punerea pe "0", a ieșirii \overline{DTR} , $D_7=0$ face ca $\overline{DTR}=1$.

Registrul de comandă $WR6$ poate conține primii 8 biți ai unui caracter de sincronizare de 16 biți (BISYNC), o adresă, dacă se utilizează modul căutare-adresă, sau caracterul SYNC dacă a fost selectat modul de sincronizare pe caracter SYNC de 8 biți:

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
SYNC ₇	SYNC ₆	SYNC ₅	SYNC ₄	SYNC ₃	SYNC ₂	SYNC ₁	SYNC ₀
AD ₇	AD ₆	AD ₅	AD ₄	AD ₃	AD ₂	AD ₁	AD ₀

Registrul de comandă WR7 poate conține al doilea octet al caracterului de sincronizare de 16 biți, caracterul de sincronizare de 8 biți sau, pentru protocolul SDLC, secvența 01111110. Cele două registre, WR6 și WR7, nu se utilizează în modul de sincronizare externă. Formatul lui WR7 este:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
SYNC ₁₅	SYNC ₁₄	SYNC ₁₃	SYNC ₁₂	SYNC ₁₁	SYNC ₁₀	SYNC ₉	SYNC ₈
0	1	1	1	1	1	1	0

2.4.4.2. Registrele de stare

SIO-Z80 are, pentru memorarea stării fiecărui canal, câte trei registre de stare: RR0, RR1, și RR2. RR2, vectorul de întrerupere modificat, nu poate fi citit decât pe canalul B. Citirea unui registru de stare presupune două operații de I/E: întâi scrierea adresei registrului în WR0 și apoi citirea propriu-zisă.

Registrul de stare RR0 are următorul format:

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
BREAK/ ABORT	Eroare de ritm la transmisie/ EOM	CTS	SYNC/ așteptare sincroni- zare	DCD	Buffer transmisie gol	Întrerupere în așteptare (numai canalul A)	Caracter recepționat disponibil

Caracter-recepționat-disponibil este pus pe "1" când în buffer-ul de recepție se află cel puțin un caracter.

Indicatorul întrerupere-în-așteptare, accesibil numai pe canalul A, fiind întotdeauna "0" pe canalul B, reflectă starea întreruperilor pentru întregul circuit.

Buffer-transmisie-gol se pune pe "1" ori de câte ori buffer-ul de transmisie devine gol, cu excepția situației în care se transmit caracterele CRC în modurile sincrone.

DCD indică starea intrării \overline{DCD} în timpul ultimei schimbări a oricărui indicator extern/de stare (DCD, CTS, SYNC/așteptare-sincronizare, BREAK/ABORT, eroare-de-ritm-la-transmisie/EOM). Pentru a obține starea curentă a intrării \overline{DCD} , bitul DCD va trebui citit imediat după transmiterea comenzii 2, inițializare-întreruperi-externe/de-stare.

SYNC/așteptare-sincronizare indică, în modurile asincrone, starea intrării SYNC. În modurile sincrone, bitul se pune pe "0" în momentul sincronizării și se poziționează pe "1" prin programarea bitului așteptare-sincronizare din WR3.

CTS indica starea conexiunii externe CTS.

Eroare-de-ritm-la-transmisie/EOM pe "1" permite generarea întreruperii dacă a fost validată, la o transmisie într-un mod sincron, în momentul emisiei automate a caracterelor CRC, când *buffer*-ul de transmisie devine gol. Această întrerupere nu va fi generată dacă bitul D_6 este pe "0". $D_6=1$ și $D_2=0$ indică emisia unui caracter CRC, iar $D_6=1$ și $D_2=1$ indică emisia caracterelor SYNC.

BREAK/ABORT se pune pe "1" la detecția unei secvențe BREAK în modurile asincrone. După ce biții de stare vor fi inițializați prin trimiterea comenzii 2, bitul D_7 va putea trece pe "0" la terminarea secvenței BREAK. Dacă întreruperile externe/de stare sunt validate, schimbarea stării bitului D_7 va conduce la generarea întreruperii. În modul SDLC, D_7 se va pune pe "1" la detecția unei secvențe ABORT (cel puțin 7 biți "1").

Registrul de stare RRI are formatul dat în continuare. După citirea acestui registru zona de adresă a registrului următor din WRO se va pune pe 000.

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
Sfârșit de cadru (SDLC)	Eroare de CRC/cadrare	Eroare depășire recepție	Eroare paritate	Codul de rest I la recepție			Toate caracterele transmise

Toate-caracterele-transmise este pus pe "1" în modurile asincrone, la transmisia completă a ultimului caracter din *buffer*-ul de transmisie. Modificarea acestui bit nu generează întrerupere. În modurile sincrone este întotdeauna "1".

Codul-de-rest-I-la-recepție indică lungimea câmpului de date, I, dintr-un cadru, în situațiile în care aceasta nu e un multiplu întreg de lungimea programată a caracterului:

D_3	D_2	D_1	Biți I în ultimul octet	Biți I în penultimul octet
1	0	0	0	3
0	1	0	0	4
1	1	0	0	5
0	0	1	0	6
1	0	1	0	7
0	1	1	0	8
1	1	1	1	8
0	0	0	2	8

Codul are semnificație numai în cazul transferurilor în care s-a poziționat indicatorul sfârșit-de-cadru (SDLC). Codul specifică biții de informație din ultimii doi octeți preluați de unitatea centrală, biții rămași din câmpul I fiind întotdeauna aliniați la dreapta în cadrul unuia din cei doi octeți. Dăm mai jos valorile codului-de-rest-I-la-recepție în cazul în care numărul de biți/caracter a fost programat 8.

Atunci când limita ultimului caracter asamblat coincide cu limita câmpului I, începutul caracterelor CRC, valoarea codului va fi 011. Pentru număr de biți/caracter diferiți de 8 se pot construi tabele asemănătoare cu cel de mai sus.

Eroare-paritate va fi pus pe "1" pentru acele caractere a căror paritate calculată nu este egală cu paritatea recepționată, evident cu condiția de a valida paritatea, D_0 în WR4. Această eroare se memorează până la trimiterea unei comenzi 6, inițializare-erori.

Eroare-depășire-recepție indică faptul că SIO a recepționat mai mult de patru caractere fără ca UC să fi citit vreunul. Această eroare se atașează numai caracterului înscris peste celelalte, dar, după citirea lui, ea se va memora până la trimiterea comenzii 6. Dacă s-a programat bitul starea-afectează-vectorul, încărcarea în stivă a caracterului care provoacă depășire va conduce la generarea unei întreruperi, cu vectorul corespunzând condiției-de-recepție-speciale.

Eroare-de-CRC/cadrare se pune pe "1" în modurile asincrone, dacă apare o eroare de cadrare, numai pentru caracterul greșit, fără a se memora în continuare. La detecția unei erori de cadrare se adaugă, la durata unui caracter un timp corespunzând unei jumătăți de bit, pentru ca eroarea să nu fie interpretată ca un nou bit de START. În modurile sincrone, bitul D_6 indică rezultatul verificării CRC.

Sfârșit-de-cadru (SDLC) indică în modul SDLC recepția unui delimitator de sfârșit de cadru, eroare-de-CRC/cadrare și codul-de-rest-I-la-recepție devenind valide la poziționarea pe "1" a acestui bit.

Registrul de stare RR2, citit numai de pe canalul B, conține vectorul de întrerupere, la fel cu cel care a fost scris în WR2, dacă bitul starea-afectează-vectorul este "0", sau modificat, când acest bit este "1". Dacă SIO nu are întreruperi în așteptare vectorul are biții V_3 , V_2 și V_1 egali cu 011, ceilalți fiind la fel cu cei programați în WR2. Formatul registrului RR2 este:

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
V_7	V_6	V_5	V_4	V_3	V_2	V_1	V_0
La fel ca biții din WR2				Modificați dacă bitul starea-afectează-vectorul este "1"			La fel ca în WR2

2.4.4.3. Un exemplu de programare

În exemplul ce urmează se va presupune că SIO este selectat cu ajutorul bitului de adrese A_5 iar liniile C/\bar{D} și B/\bar{A} sunt comandate cu biții cei mai puțin semnificativi ai magistralei de adresă; adresele de I/E utilizate vor fi cele din tabelul:

Conexiuni externe			Adrese de I/E	Semnificația octetului transferat
$\overline{CE}(A_5)$	$C/\bar{D}(A_1)$	$B/\bar{A}(A_0)$		
0	0	0	20H	Date canal A
0	0	1	21H	Date canal B
0	1	0	22H	Comenzi/stări canal A
0	1	1	23H	Comenzi/stări canal B

Secvențele de program date în continuare programează canalul B să iuczeze asincron, iar canalul A în protocolul SDLC. Secvențele urmează după o inițializare hardware sau software.

```

ASYNC: LD A,18H          : Inițializare - canal B
        OUT (23H),A
        OUT (23H),A
        LD A,02H         : Adresare registru WR2/B
        OUT (23H),A
        LD A,80H         : Încărcare vector întrerupere
        OUT (23H),A
        LD A,04H         : Adresare registru WR4/B
        OUT (23H),A
        LD A,47H         : Rata datelor x 16 = Frecvența ceasului
        OUT (23H),A     : 1 bit STOP, paritate pară
        LD A,05H         : Adresare registru WR5/B
        OUT (23H),A
        LD A,2AH         : 7 biți/caracter la transmisie,
        OUT (23H),A     : validare-transmisie, activare ieșire RTSB
        LD A,03H         : Adresare registru WR3/B
        OUT (23H),A
        LD A,61H         : 7 biți/caracter la recepție, auto-
        OUT (23H),A     : validare, validare-recepție
        LD A,01H         : Adresare registru WR1/B
        OUT (23H),A
        LD A,17H         : Întrerupere-la-fiecare-caracter-recep-
        OUT (23H)       : ționat/paritatea-afectează-vectorul,
                        : validare-întreruperi-transmisie, vali-
                        : dare-întreruperi-externe/de-stare

SDLC:  ...
        LD A,18H         : Inițializare - canal A
        OUT (22H),A
        OUT (22H),A
        LD A,04H         : Adresare registru WR4/A
    
```

OUT (22H).A ; SDLC, Rata datelor $\times 1$ = Frecvența
 LD A.20H ; ceasului, fără paritate
 OUT (22H).A ; Adresare registru WR6/A, inițializare-
 LD A.46H ; verificare-CRC-la-recepție
 OUT (22H).A ; Încărcare adresă mesaj SDLC
 LD A.ADR
 OUT (22H).A ; Adresare registru WR7/A, inițializare-
 LD A.87H ; generare-CRC-la-transmisie
 OUT (22H).A ; Încărcare delimitator SDLC
 LD A.7EH
 OUT (22H).A ; Adresare registru WR1/A
 LD A.01H ; Întrerupere-la-fiecare-caracter-recepționat
 OUT (22H).A ; starea-afectează-vectorul, validare-
 LD A.17H ; întreruperi-transmisie,validare-întreruperi-
 OUT (22H).A ; externe/de-stare
 LD A.15H ; Adresare registru WR5/A, inițializare-
 OUT (22H).A ; întreruperi-externe/de-stare
 LD A.0E9H ; DTR, 8 biți/caracter la transmisie,
 ; validare-transmisie, validare-CRC-la-transmisie
 OUT (22H).A ; Adresare WR3/A
 LD A.03H ; 8 biți/caracter recepționat, auto-
 OUT (22H).A ; validare, validare-CRC-la-recepție,
 LD A.OEDH ; căutare-adresă, validare-recepție
 OUT (22H).A ;
 ...

BIBLIOGRAFIE

1. * * *, Zilog, 1982/1983 Data Book.
2. * * *, Mostek, 1979 Microcomputer Data Book.
3. * * *, Mostek, Z80 Microcomputer Software, Programming Guide.
4. NICHOLS, E.A.;NICHOLS, J.C.; RONY, P.E., Z-80, Livre 1, Programmation, Publitrone Sarl, 1981.
5. NICHOLS, J.C.; NICHOLS, E.A.; RONY, P.E., Z-80 Microprocessor, Programming & Interfacing, Book 2, Howard W. Sams & Co. Inc., Indianapolis, 1979.
6. CARR,J.J., Z-80 Users Manual, Reston Publishing Company, Inc., Reston, Virginia, 1980.
7. MILLER, A.R., 8080/Z80 Assembly Language: Techniques for Improved Programming, John Wiley & Sons, 1981.
8. WAGNER, W., Sistemul de microprocesoare U880D, RFT.
9. MUREȘAN, T.; STRUNGARU, C.; STOINESCU, R.; PETRIU E., Microprocesorul 8080 în aplicații, Editura Facla, Timișoara, 1981.
10. CĂPĂȚÎNĂ, O.D.; HAȘEGAN, M.C.; PUȘCĂ, M.V., Proiectarea cu microprocesoare, Editura Dacia, Cluj-Napoca, 1983.
11. PETRESCU, A. (coordonator), Microcalculatoarele Felix M18, M18B, M118, Editura Tehnică, București, 1984.
12. PETRESCU, A. (coordonator), Totul despre ... calculatorul personal aMIC, Editura Tehnică, București, 1985.
13. TOACȘE, G., Introducere în microprocesoare, Editura Științifică și Enciclopedică, București, 1985.
14. WEISSBERGER, A.J., Data Communications Handbook, Signetics Corporation, 1979.
15. COCULESCU, L.; POINARIU, C., Teleprelucrarea datelor, Editura Militară, București, 1982.

16. DAVIES, D.W.; BARBER, D.L.A., *Rețele de interconectarea calculatoarelor*, Trad. din lb. engleză, după ediția a II-a, 1975, Editura Tehnică, București, 1976.
17. DAVIES, D.W.; BARBER, D.L.A.; PRICE, W.L.; SALMONIDES, C.M., *Computer Networks and Their Protocols*, John Wiley & Sons, 1979.
18. ROLLAND, B., *La liaison entre controleurs et imprimantes: les differentes interfaces*, Minis et micros, 1985, No. 240, p. 87-91.
19. * * *, *Intel Peripheral Design Handbook*.
20. * * *, *Intel 8080 Microcomputer Systems: User's Manual*, September 1975.
21. * * *, *Philips Data Handbook, Microprocessors, microcontrollers and peripherals*, Book IC14N, 1985.
22. NICHOLS, E.A.; NICHOLS, J.C.; MUSSON, K.R., *Data Communications for Microcomputers. Practical Experiments for Z80 Microcomputers*, McGraw-Hill, 1983.
23. DOLL, D.R., *Data Communications: Facilities, Network and Systems Design*, John Wiley & Sons, 1978.
24. FOLTS, H.C., *McGraw-Hill Compilation of Data Communication Standards*, McGraw-Hill, 1981.
25. SEIDLER, J., *Principles of Computer Communication Network Design*, John Wiley & Sons, 1983.
26. LUPU, C.; TEPELEA, V.; PURICE, E., *Microprocesoare. Aplicații*, Editura Militară, București, 1982.
27. LUPU, C.; STĂNCESCU, Șt., *Microprocesoare. Circuite. Proiectare*, Editura Militară, București, 1986.
28. AUMIAUX, M., *Microprocesseurs 8 bits*, Masson, 1985.
29. NICOUD, J.D., *Circuits numériques pour interfaces microprocesseur*, Masson, 1991.
30. AMGHAR, A., *Méthodes de développement d'un système à microprocesseurs*, Masson, 1989.
31. SEYER, M.D., *L'interface RS-232-C*, Masson, 1988.

BAZELE MATEMATICE
ALE ORGANIZĂRII SISTEMELOR DE
TRANSMISIUNI, preț 3 300 lei

● Colectiv (coordonator general-majoritatea) ing.
NICOLAE IRIMIE)

SPICE SIMULAE TRCIRCUITELOR
ANALOGICE, preț 4 100 lei

● Colectiv (coordonator general-majoritatea) ing.
MUREȘAN)

RISCUL ȘI DECIZIA MILITARĂ,
preț 4 000 lei

● Colonel dr. ing. ILIE GHFORGHE

ENIGMA ENIGMELOR, preț 1 700 lei

**ÎN EDITURA MILITARĂ
AU APĂRUT:**

- Dr. ing. VLADIMIR DOICARU; ing. MIHAI PĂRVULESCU
TRANSMISII PRIN FIBRE OPTICE,
preț 3 500 lei
- Colectiv (coordonator col. (r) dr. ing. CONSTANTIN ALEXANDRESCU)
**BAZELE MATEMATICE
ALE ORGANIZĂRII SISTEMELOR DE
TRANSMISIUNI,** preț 3 300 lei
- Colectiv (coordonator general-maior dr. ing. NICOLAE IRIMIE)
**SPICE. SIMULAREA CIRCUITELOR
ANALOGICE,** preț 3 500 lei
- Colectiv (coordonator general-maior MIRCEA MUREȘAN)
RISCUȘI DECIZIA MILITARĂ,
preț 4 000 lei
- Colonel dr. ing. ILIE GHEORGHE
ENIGMA ENIGMELOR, preț 1 700 lei

**ÎN EDITURA MILITARĂ
URMEAZĂ SĂ APARĂ:**

- Colectiv (coordonator CRISTIAN LUPU)
**Z 80 ÎN CALCULATOARE
SPECTRUM, preț 5 000 lei**
- Colectiv (coordonator CRISTIAN LUPU)
**MICROPROCESOARE –
16 BIȚI 8086/8088, preț 5 000 lei**
- Colectiv (coordonator prof. univ. dr. ing. ION
BĂNICĂ)
**TRANSMITEREA DATELOR PRIN
MODULAȚIE CODATĂ,
preț 7 000 lei**
- CONSTANTIN MANOILĂ
**ARTA IMAGINII COLOR VIDEO -T.V.,
preț 4 000 lei**
- MARIAN STAȘ
**TEHNOREDACTARE
COMPUTERIZATĂ. ÎNȚIERE CU
AJUTORUL MEDIULUI
MICROSOFT WORD, preț 5 000 lei**

Redactor: D. NICOLESCU
Coperta: VICTOR ILIE
Tehnoredactor: D. ANDREI
Apărut: 1995. Coli de tipar 11,75. B10395

Tiparul executat la tipografia editurii:



Patron unic și Director general .

Cristian Bulăsină

Str. Lizeanu nr.35 A, sector 2

micr procesoare

Editura



Militară

ISBN 973-32-0409-9 LEI 6 000